9.4.2.2 菊花链配置

可通过设置 CONFIG1 寄存器中的 DAISY_EN 位来启用菊花链模式。Figure 66(b) 显示了菊花链配置。在该配置中，SCLK、DIN 和 CS 在多个器件之间共享。将第一个器件的 DOUT 引脚连接到下一个器件的 DAISY_IN 引脚，从而创建一个链。在每个数据集之间发出一个额外的 SCLK。请注意，在使用菊花链模式时，多读回功能不可用。如果未使用 DAISY_IN 引脚，则将其与数字接地短接。Figure 2 介绍了Figure 67 所示的 ADS1298 所需的时序。来自 ADS1298 的数据首先出现在 DOUT 上，然后是任何一个位，最后是来自 ADS1294 的状态字和数据字。

1. 要减少引脚数，请将 START 引脚设置为低电平并使用 START 操作码命令来同步和启动转换。

Figure 66. 多器件配置

Figure 67. Figure 66(b) 的菊花链时序

使用菊花链模式时的重要提醒：

1. 在每个数据集之间发出一个额外的 SCLK（请参阅Figure 67）。
2. 所有器件都配置为相同的寄存器值，因为 CS 是共享的。
3. 器件寄存器读回 (RREG) 仅对菊花链中的器件 0 有效。只能将转换数据从器件 1 读取到器件 N 中，其中 N 是链中的最后一个器件；无法读取寄存器数据。

如果链中的所有器件都在相同的寄存器设置下运行，则可以共享 DIN，从而将 SPI 通信信号数量减少为 4，无论器件数量如何都是如此。不过，无法对单个器件进行编程；因此，无法在多个器件之间共享 RLD 驱动程序。此外，必须使用外部时钟。

如Figure 2 所示，SCLK 上升沿会在 DOUT 上将数据从 ADS129x 移出。SCLK 上升沿还用于将数据锁存到链中的器件 DAISY_IN 引脚。该架构可实现更快的 SCLK 速率，但它也使接口对板级信号延迟非常敏感。链中的器件越多，遵守设置和保持时间就越具有挑战性。SCLK 与所有器件的星型连接（可最大程度地减小 DOUT 的长度）和其他 PCB 布局技术会有所帮助。在 DOUT 和 DAISY_IN 之间放置缓冲器等延迟电路是另一种应对该挑战的方法。另一种选择是在 DOUT 和 DAISY_IN 之间插入一个 D 触发器，该触发器在反相 SCLK 上计时。此外，请注意，菊花链模式需要一些软件开销来重新组合跨字节边界的数据位。

菊花链器件的最大数量取决于器件运行的数据速率。可以使用Equation 6 来估算最大器件数：

Equation 6.

where

• N_BITS = 器件分辨率（取决于数据速率）
• N_CHANNELS = 器件中的通道数（4、6 或 8）

例如，当 ADS1298（8 通道，24 位版本）以 2kSPS 数据速率和 4MHz f_SCLK 运行时，最多能够以菊花链方式连接 10 个器件。