TXD 以非常弱的强度在内部上拉至 V_CC1。应使用外部上拉电阻来确保 TXD 偏置为隐性（高）电平，从而在微处理器不控制引脚且 TXD 悬空时避免总线上出现问题。该器件与微处理器 CAN 控制器上的开漏 TXD 输出搭配使用时，需要特别注意 TXD 上拉强度和 CAN 位时序。必须使用足够大的外部上拉电阻，以确保微处理器的 TXD 输出为收发器上的输入保持足够的位时序输入。