1.4 功能框图

Figure 1-1 给出了功能框图。

Figure 1-1 功能框图

• MCU 的主电源对 DVCC 和 DVSS 分别为数字模块和模拟模块供电。推荐的旁路电容和去耦电容分别为 4.7μF 至 10μF 和 0.1μF，精度为 ±5%。
• VREG 是 CapTIvate 稳压器的去耦电容。所需去耦电容的建议值为 1µF，最大等效串联电阻 (ESR) ≤ 200mΩ。
• P1 和 P2 特有引脚中断功能，可将 MCU 从所有低功耗模式 (LPM) 唤醒（包括 LPM3.5 和 LPM4）。
• 每个 Timer_A3 具有三个捕捉/比较寄存器。仅 CCR1 和 CCR2 从外部连接。CCR0 寄存器仅用于内部周期时序和生成中断。
• 每个 Timer_A2 具有两个捕捉/比较寄存器。两个寄存器仅用于内部周期时序和生成中断。
• 在 LPM3 模式下，CapTIvate 可在其他外设停止工作的情况下继续工作。