ZHCSGW1E September 2017 – April 2024 DS90UB953-Q1
PRODUCTION DATA
位 | 字段 | 类型 | 默认值 | 说明 |
---|---|---|---|---|
7 | RESERVED | R/W | 0x0 | 保留。 |
6:4 | CLKIN_DIV | R/W | 0x0 | 用于生成内部基准的 CLKIN 时钟分频比。 3'b000:CLKIN 1 分频 3'b001:CLKIN 2 分频 3'b010:CLKIN 4 分频 3'b011:CLKIN 8 分频 3'b100 - 3'b111:RESERVED |
3 | OSCCLK_SEL | R/W | 0x0 | 当以非同步内部时钟运行或未检测到外部系统时钟时,内部生成的 OSC 时钟基准。 0:24.2MHz 至 25.5MHz,设置为 2Gbps 线路速率 1:48.4MHz 至 51MHz,设置为 4 Gbps 线路速率。 |
2:0 | RESERVED | R/W | 0x3 | 保留。 |