ZHCSHA1C November 2019 – July 2020 ADS8686S
PRODUCTION DATA
名称 | 编号 | 类型(1) | 说明 |
---|---|---|---|
AGND | 5、16、29、72 | P | 模拟电源接地引脚 |
AIN_0AGND | 27 | AI | 模拟输入通道 0A:负输入 |
AIN_0A | 28 | AI | 模拟输入通道 0A:正输入 |
AIN_0BGND | 74 | AI | 模拟输入通道 0B:负输入 |
AIN_0B | 73 | AI | 模拟输入通道 0B:正输入 |
AIN_1AGND | 25 | AI | 模拟输入通道 1A:负输入 |
AIN_1A | 26 | AI | 模拟输入通道 1A:正输入 |
AIN_1BGND | 76 | AI | 模拟输入通道 1B:负输入 |
AIN_1B | 75 | AI | 模拟输入通道 1B:正输入 |
AIN_2AGND | 23 | AI | 模拟输入通道 2A:负输入 |
AIN_2A | 24 | AI | 模拟输入通道 2A:正输入 |
AIN_2BGND | 78 | AI | 模拟输入通道 2B:负输入 |
AIN_2B | 77 | AI | 模拟输入通道 2B:正输入 |
AIN_3AGND | 21 | AI | 模拟输入通道 3A:负输入 |
AIN_3A | 22 | AI | 模拟输入通道 3A:正输入 |
AIN_3BGND | 80 | AI | 模拟输入通道 3B:负输入 |
AIN_3B | 79 | AI | 模拟输入通道 3B:正输入 |
AIN_4AGND | 20 | AI | 模拟输入通道 4A:负输入 |
AIN_4A | 19 | AI | 模拟输入通道 4A:正输入 |
AIN_4BGND | 1 | AI | 模拟输入通道 4B:负输入 |
AIN_4B | 2 | AI | 模拟输入通道 4B:正输入 |
AIN_5AGND | 18 | AI | 模拟输入通道 5A:负输入 |
AIN_5A | 17 | AI | 模拟输入通道 5A:正输入 |
AIN_5BGND | 3 | AI | 模拟输入通道 5B:负输入 |
AIN_5B | 4 | AI | 模拟输入通道 5B:正输入 |
AIN_6AGND | 13 | AI | 模拟输入通道 6A:负输入 |
AIN_6A | 14 | AI | 模拟输入通道 6A:正输入 |
AIN_6BGND | 8 | AI | 模拟输入通道 6B:负输入 |
AIN_6B | 7 | AI | 模拟输入通道 6B:正输入 |
AIN_7AGND | 11 | AI | 模拟输入通道 7A:负输入 |
AIN_7A | 12 | AI | 模拟输入通道 7A:正输入 |
AIN_7BGND | 10 | AI | 模拟输入通道 7B:负输入 |
AIN_7B | 9 | AI | 模拟输入通道 7B:正输入 |
AVDD | 6、15、30、71 | P | 模拟电源引脚。将这些引脚连接到最近的 AGND 引脚进行去耦。 请参阅电源相关建议 部分。 |
忙 | 67 | DO | 指示正在进行的转换的逻辑输出;请参阅 BUSY(输出)部分。 |
CHSEL0 | 64 | DI | 用于选择通道或对硬件模式序列发生器进行编程的逻辑输入引脚;请参阅 CHSEL[2:0](输入)部分。 |
CHSEL1 | 65 | DI | 用于选择通道或对硬件模式序列发生器进行编程的逻辑输入引脚;请参阅 CHSEL[2:0](输入)部分。 |
CHSEL2 | 66 | DI | 用于选择通道或对硬件模式序列发生器进行编程的逻辑输入引脚;请参阅 CHSEL[2:0](输入)部分。 |
CONVST | 68 | DI | 用于控制通道组 A 和通道组 B 的转换启动输入的逻辑输入;请参阅 CONVST(输入)部分。 |
CS | 63 | DI | 有源低电平逻辑输入芯片选择;请参阅 CS(输入)部分。 |
DB0 | 41 | DIO | 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB0 (LSB)。 在串行模式下,该引脚必须连接到 DGND。 请参阅 DB[3:0](输入/输出)部分。 |
DB1 | 42 | DIO | 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB1。 在串行模式下,该引脚必须连接到 DGND。 请参阅 DB[3:0](输入/输出)部分。 |
DB2 | 43 | DIO | 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB2。 在串行模式下,该引脚必须连接到 DGND。 请参阅 DB[3:0](输入/输出)部分。 |
DB3 | 44 | DIO | 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB3。 在串行模式下,该引脚必须连接到 DGND。 请参阅 DB[3:0](输入/输出)部分。 |
DB4/ SER1W | 45 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB4。 在串行模式下,该引脚是逻辑输入引脚,用于配置使用 SDOA 和 SDOB 或仅使用 SDOA 的数据捕获。信号状态在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。 请参阅 DB4/SER1W(输入/输出)部分。 |
DB5/CRCEN | 46 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB5。 在硬件串行模式下,该引脚是逻辑输入引脚,用于启用循环冗余校验 (CRC) 字。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。 在软件模式下,该引脚必须连接到 DGND。 请参阅 DB5/CRCEN(输入/输出)部分。 |
DB6 | 47 | DIO | 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB6。 请参阅 DB[7:6](输入/输出)部分。 |
DB7 | 48 | DIO | 在并行和并行字节接口模式下,该引脚是数据输入/输出 DB7。 请参阅 DB[7:6](输入/输出)部分。 |
DB8 | 53 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行接口模式下,该引脚是数据输入/输出 DB8。 在串行模式下,该引脚必须连接到 DGND。 请参阅 DB8(输入/输出)部分。 |
DB9/BYTESEL | 54 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行接口模式下,该引脚是数据输入/输出 DB9。 该引脚是启用并行字节接口的逻辑输入引脚。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。 请参阅 DB9/BYTESEL(输入/输出)部分。 |
DB10/SDI | 55 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行接口模式下,该引脚是数据输入/输出 DB10。 在软件串行模式下,该引脚是对器件进行编程的串行数据输入。 在并行字节接口模式下,将该引脚连接到 DGND。 请参阅 DB10/SDI(输入/输出)部分。 |
DB11/SDOB | 56 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行接口模式下,该引脚是数据输入/输出 DB11。 如果在完全复位时通过 DB4/ SER1W 引脚启用,则该引脚在串行接口模式下是串行数据输出端口 B。 在并行字节接口模式下,将该引脚连接到 DGND。 请参阅 DB11/SDOB(输入/输出)部分。 |
DB12/SDOA | 57 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行接口模式下,该引脚是数据输入/输出 DB12。 在串行接口模式下,该引脚是串行数据输出端口 A。 在并行字节接口模式下,将该引脚连接到 DGND。 请参阅 DB12/SDOA(输入/输出)部分。 |
DB13/OS0 | 58 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行接口模式下,该引脚是数据输入/输出 DB13。 该引脚是用于过采样率 (OSR) 设置的逻辑输入引脚。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。 请参阅 DB13/OS0(输入/输出)部分。 |
DB14/OS1 | 59 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行接口模式下,该引脚是数据输入/输出 DB14。 该引脚是用于 OSR 设置的逻辑输入引脚。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。 请参阅 DB14/OS1(输入/输出)部分。 |
DB15/OS2 | 60 | DIO | 该引脚是一个多功能逻辑输入/输出引脚。 在并行接口模式下,该引脚是数据输入/输出 DB15。 该引脚是用于 OSR 设置的逻辑输入引脚。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置。 请参阅 DB15/OS2(输入/输出)部分。 |
DGND | 50 | P | 数字接地 |
DVDD | 49 | P | 数字电源引脚。使用最小 0.1µF 的电容器,在引脚 50 上连接到 DGND 进行去耦。 |
HW_RNGSEL1、HW_RNGSEL0 | 38、39 | DI | 硬件和软件模式选择输入。硬件和软件模式选择在完全复位时被锁存。在硬件模式下,这些引脚会选择输入范围并且不被锁存。在软件模式下,这些引脚被锁存并且被忽略,直到发生下一个复位事件。 HW_RNGSELx = 00:软件模式;ADS8686S 通过软件寄存器进行配置。 HW_RNGSELx = 01:硬件模式;模拟输入范围为 ±2.5V。 HW_RNGSELx = 10:硬件模式;模拟输入范围为 ±5V。 HW_RNGSELx = 11:硬件模式;模拟输入范围为 ±10V。 请参阅 HW_RANGESEL[1:0](输入)部分。 |
REFCAP | 31 | AO | 基准放大器输出引脚。该引脚必须使用低等效串联电阻 (ESR) 10µF 陶瓷电容器连接到 REFGND 进行去耦。将此电容器尽可能靠近 REFCAP 引脚放置。 请勿从该引脚驱动任何外部负载。 |
REFGND | 32 | P | 基准 GND。使用尽可能短的走线将该引脚连接到 AGND 平面。 |
REFIO | 33 | AIO | 当 REFSEL 为高电平时,该引脚充当内部基准输出。 当 REFSEL 为低电平时,该引脚充当外部基准的输入引脚。 使用 0.1µF 电容器,在引脚 34 上连接到 REFIO_GND 对该引脚进行去耦。 |
REFIO_GND | 34 | P | REFIO 接地。使用尽可能短的走线将该引脚连接到 AGND 平面。 |
REFSEL | 35 | DI | 有源高电平逻辑输入,用于启用内部基准。 请参阅 REFSEL(输入)部分。 |
REGCAP | 70 | P | 内部模拟稳压器的电压输出。使用 10µF 电容器将该输出引脚单独连接到 REGGND 进行去耦。将电容器放置在靠近 REGCAP 引脚的位置。 |
REGCAPD | 52 | P | 内部数字稳压器的电压输出。使用 10µF 电容器将该输出引脚单独连接到 REGGNDD 进行去耦。将电容器放置在靠近 REGCAPD 引脚的位置。 |
REGGND | 69 | P | 内部模拟稳压器 GND。使用尽可能短的走线将该引脚连接到 AGND 平面。 |
REGGNDD | 51 | P | 内部数字稳压器 GND。使用尽可能短的走线将该引脚连接到 DGND 平面。 |
RESET | 36 | DI | 有源低电平逻辑输入,用于复位器件数字逻辑。RESET 脉冲的持续时间决定器件是部分复位还是完全复位。 请参阅 RESET(输入)部分。 |
SCLK/ RD | 62 | DI | 该引脚是一个多功能逻辑输入引脚。 在串行接口模式下,该引脚是串行时钟的逻辑输入引脚。 在并行和并行字节接口模式下,该引脚是逻辑输入引脚。当 CS 和 RD 在并行和并行字节模式下均为逻辑低电平时,则启用输出总线。 请参阅 SCLK/RD(输入)部分。 |
SEQEN | 37 | DI | 有源高电平逻辑输入,用于在硬件模式下启用通道序列发生器。该状态通过器件完全复位进行锁存。 在软件模式下,将该引脚连接到 DGND。 请参阅 SEQEN(输入)部分。 |
SER/BYTE/ PAR | 40 | DI | 用于在串行、并行字节或并行接口模式之间进行选择的逻辑输入。 将该引脚连接到逻辑高电平并将 DB9/BYTESEL 连接到逻辑低电平以选择串行接口模式。 将该引脚连接到逻辑高电平并将 DB9/BYTESEL 连接到逻辑高电平以选择并行字节接口模式。 将该引脚连接到逻辑低电平以选择并行接口模式。 信号状态在完全复位时被锁存,并且需要额外的完全复位来重新配置。 请参阅 SER/BYTE/PAR(输入)部分。 |
WR/BURST | 61 | DI | 该引脚是一个多功能逻辑输入引脚(请参阅 WR/BURST(输入)部分)。 在软件并行和并行字节接口模式下,WR 是用于写入寄存器配置的逻辑输入引脚。 BURST 是逻辑输入引脚,用于在硬件运行模式下启用突发模式操作。信号在完全复位释放时被锁存,并且需要额外的完全复位来重新配置;请参阅突发序列发生器 部分。 在软件串行模式下,将该引脚连接到 DGND。 |