ZHCSIU5A October   2018  – December 2018 DAC43608 , DAC53608

PRODUCTION DATA.  

  1. 特性
  2. 应用
  3. 说明
    1.     Device Images
      1.      简化框图
      2.      可编程窗口比较器
  4. 修订历史记录
  5. 器件比较表
  6. 引脚配置和功能
    1.     引脚功能
  7. 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 额定值
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电气特征
    6. 7.6  时序要求:I2CTM 标准模式
    7. 7.7  时序要求:I2CTM 快速模式
    8. 7.8  时序要求:I2CTM 快速+ 模式
    9. 7.9  时序要求:逻辑
    10. 7.10 典型特性:1.8V
    11. 7.11 典型特性:5.5V
    12. 7.12 典型特性
    13. 7.13 典型特性
  8. 详细 说明
    1. 8.1 概述
    2. 8.2 功能框图
    3. 8.3 特性 说明
      1. 8.3.1 数模转换器 (DAC) 架构
        1. 8.3.1.1 DAC 传递函数
        2. 8.3.1.2 DAC 寄存器更新和 LDAC 功能
        3. 8.3.1.3 CLR 功能
        4. 8.3.1.4 输出放大器
      2. 8.3.2 基准
      3. 8.3.3 上电复位 (POR)
      4. 8.3.4 软件复位
    4. 8.4 器件功能模式
      1. 8.4.1 断电模式
    5. 8.5 编程
      1. 8.5.1 F/S 模式协议
      2. 8.5.2 DACx3608 I2CTM 更新序列
      3. 8.5.3 DACx3608 地址字节
      4. 8.5.4 DACx3608 命令字节
      5. 8.5.5 DACx3608 数据字节(MSDB 和 LSDB)
      6. 8.5.6 DACx3608 I2CTM 读取序列
    6. 8.6 寄存器映射
      1. 8.6.1 DEVICE_CONFIG 寄存器(偏移 = 01h)[复位 = 00FFh]
        1. Table 10. DEVICE_CONFIG 寄存器字段说明
      2. 8.6.2 STATUS/TRIGGER 寄存器(偏移 = 02h)[对于 DAC53608,复位 = 0300h,对于 DAC43608,复位 = 0500h]
        1. Table 11. STATUS/TRIGGER 寄存器字段说明
      3. 8.6.3 BRDCAST 寄存器(偏移 = 03h)[复位 = 0000h]
        1. Table 12. BRDCAST 寄存器字段说明
      4. 8.6.4 DACn_DATA 寄存器(偏移 = 08h 至 0Fh)[复位 = 0000h]
        1. Table 13. DACn_DATA 寄存器字段说明
  9. 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型 应用
      1. 9.2.1 可编程 LED 偏置
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计流程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 可编程窗口比较器
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计流程
        3. 9.2.2.3 应用曲线
  10. 10电源建议
  11. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 相关链接
    3. 12.3 接收文档更新通知
    4. 12.4 社区资源
    5. 12.5 商标
    6. 12.6 静电放电警告
    7. 12.7 术语表
  13. 13机械、封装和可订购信息

电气特征

所有最小/最大规格的条件为 TA = –40°C 至 +125°C,所有典型规格的条件为 TA = 25°C,1.8V ≤ VDD ≤ 5.5V,VREFIN = 2.5V (VDD ≥ 2.7V) 或 VREFIN = 1.8V (VDD ≤ 2.7V),RL= 5kΩ(至 AGND),C= 200pF(至 AGND),且数字输入处于 VDD 或 AGND(除非另有说明)
参数 测试条件 最小值 典型值 最大值 单位
静态性能
分辨率 DAC53608 10
DAC43608 8
INL 积分非线性(1) DAC43608,2.7V ≤ VDD ≤ 5.5V -1 1 最低有效位 (LSB)
DAC43608,1.8V ≤ VDD ≤ 2.7V -1 1
DAC53608,2.7V ≤ VDD ≤ 5.5V -1 1
DAC53608,1.8V ≤ VDD ≤ 2.7V -1 1
DNL 微分非线性(1) DAC43608,2.7V ≤ VDD ≤ 5.5V -1 1 LSB
DAC43608,1.8V ≤ VDD ≤ 2.7V -1 1
DAC53608,2.7V ≤ VDD ≤ 5.5V -1 1
DAC53608,1.8V ≤ VDD ≤ 2.7V -1 1
零代码误差 2.7V ≤ VDD ≤ 5.5V,将 0d 编码至 DAC 6 12 mV
1.8V ≤ VDD ≤ 2.7V,将 0d 编码至 DAC 6 12
零代码误差温度系数 ±5 µV/°C
偏移误差误差(1) 2.7V ≤ VDD ≤ 5.5V –0.5 0.25 0.5 %FSR
1.8V ≤ VDD ≤ 2.7V –0.5 0.25 0.5
偏移误差误差温度系数(1) ±0.0003 %FSR/°C
增益误差(1) 2.7V ≤ VDD ≤ 5.5V –0.5 0.25 0.5 %FSR
1.8V ≤ VDD ≤ 2.7V –0.5 0.25 0.5
增益误差温度系数(1) ±0.0004 %FSR/°C
满标度误差 2.7V ≤ VDD ≤ 5.5V,将 1023d 编码至 DAC,无净空 –0.5 0.25 0.5 %FSR
1.8V ≤ VDD ≤ 2.7V,将 1023d 编码至 DAC,无净空 –1 0.5 1
满标度误差温度系数 ±0.0004 %FSR/°C
输出特性
VOUTX 输出电压 0 5.5 V
CL 容性负载(2) RL = 无限 1 nF
RL = 5kΩ 2
负载调节 DAC 位于中标度,-10mA ≤ IOUT ≤ 10mA,VDD = 5.5V 0.1 mV/mA
短路电流 VDD = 1.8V,(每通道)满标度输出短接至 AGND,或零标度输出短接至 VDD 10 mA
VDD = 2.7V,(每通道)满标度输出短接至 AGND,或零标度输出短接至 VDD 25
VDD = 5.5V,(每通道)满标度输出短接至 AGND,或零标度输出短接至 VDD 50
输出电压净空 至 VDD(DAC 输出为空载) 0.05 V
输出电压净空(2) 至 VDD(负载电流 = 10mA@VDD = 5.5V,负载电流 = 3mA@VDD = 2.7V,负载电流 = 1mA@VDD = 1.8V),DAC 代码 = 满标度 10 %FSR
ZO 直流输出阻抗 DAC 位于中标度 0.25 Ω
DAC 位于代码 4 0.25
DAC 位于代码 1016 0.26
DC-PSRR 电源抑制比(直流) DAC 位于中标度;VDD = 5V ± 10% 0.25 mV/V
动态性能
tsett 输出电压建立时间 1/4 至 3/4 标度和 3/4 至 1/4 标度趋稳至 10%FSR,RL = 5kΩ,CL = 200pF,VDD = 5.5V 10 µs
SR 压摆率 RL = 5kΩ,CL = 200pF,VDD = 5.5V 0.6 V/µs
加电毛刺幅度 RL = 5kΩ,CL = 200pF 110 mV
Vn 输出噪声 0.1Hz 至 10Hz,DAC 位于中标度,VDD = 5.5V 40 µVpp
Vn 输出噪声 0.1Hz 至 100kHz 带宽,DAC 位于中标度,VDD = 5.5V 0.05 mVrms
Vn 输出噪声密度 1kHz 下测得,DAC 位于中标度,VDD = 5.5V 0.2 µV/√Hz
10kHz 下测得,DAC 位于中标度,VDD = 5.5V 0.2
AC-PSRR 电源抑制比(交流) 200mV 50/60Hz 正弦波叠加在电源电压上,DAC 位于中标度 –71 dB
通道至通道交流串扰 邻近通道上的满标度摆幅 1.5 nV-s
通道至通道直流串扰 所有通道上的满标度摆幅,在零标度或满标度位置测量通道 0.05 LSB
代码变化毛刺脉冲 中间代码周围 ±1LSB 变化(包括馈通) 10 nV-s
代码变化毛刺脉冲幅度 中间代码周围 ±1LSB 变化(包括馈通) 25 mV
电压基准输入
基准输入阻抗 所有通道均加电 12.5
基准输入电容 50 pF
数字输入
数字馈通 在 SCL = 1MHz 时,DAC 输出静态位于中标度 20 nV-s
引脚电容 每引脚 10 pF
电源要求
IVDD 流入 VDD 的电流 正常模式,所有 DAC 均位于中标度。SPI 静态。 3 5 mA
IVDD 流入 VDD 的电流 所有 DAC 均断电 50 µA
代码之间的端点匹配,代码 4 到代码 1016(10 位)或代码 1 到代码 251(8 位)
未经生产测试