ZHCSJ20D August 2018 – April 2021 UCC21530-Q1
PRODUCTION DATA
9.2 布局示例
图 9-1 显示了一个标记有信号和主要组件的 2 层 PCB 布局示例。
图 9-1 布局示例注：
初级侧和次级侧之间没有 PCB 迹线或覆铜，从而确保了隔离性能。
增加输出级中高侧和低侧栅极驱动器之间的 PCB 迹线，以最大限度地增加高压运行时的爬电距离，这样，也会最大限度地减少由于寄生电容耦合在开关节点 VSSA (SW)（可能存在高 dv/dt）和低侧栅极驱动器之间导致的串扰。
图 9-2 顶层迹线和覆铜
图 9-3 底层迹线和覆铜图 9-4 和图 9-5 是具有俯视图和底视图的 3D 布局图。
注：
初级侧和次级侧之间的 PCB 切口位置，可确保隔离性能。
图 9-4 3D PCB 俯视图
图 9-5 3D PCB 底视图