ZHCSNR0A august   2021  – july 2023 AFE439A2 , AFE539A4 , AFE639D2

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性:电压输出
    6. 6.6  电气特性:比较器模式
    7. 6.7  电气特性:ADC 输入
    8. 6.8  电气特性:通用
    9. 6.9  时序要求:I2C 标准模式
    10. 6.10 时序要求:I2C 快速模式
    11. 6.11 时序要求:I2C 超快速模式
    12. 6.12 时序要求:SPI 写入操作
    13. 6.13 时序要求:SPI 读取和菊花链操作 (FSDO = 0)
    14. 6.14 时序要求:SPI 读取和菊花链操作 (FSDO = 1)
    15. 6.15 时序要求:PWM 输出
    16. 6.16 时序要求:I2C 控制器
    17. 6.17 时序图
    18. 6.18 典型特性:电压输出
    19. 6.19 典型特性:ADC
    20. 6.20 典型特性:比较器
    21. 6.21 典型特性:通用
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能模拟前端 (AFE) 架构
      2. 7.3.2 编程接口
      3. 7.3.3 非易失性存储器 (NVM)
        1. 7.3.3.1 NVM 循环冗余校验 (CRC)
          1. 7.3.3.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.3.1.2 NVM-CRC-FAIL-INT 位
      4. 7.3.4 上电复位 (POR)
      5. 7.3.5 外部复位
      6. 7.3.6 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 电压输出模式
      2. 7.4.2 电压基准和 DAC 传递函数
        1. 7.4.2.1 电源作为基准
        2. 7.4.2.2 内部基准
        3. 7.4.2.3 外部基准
      3. 7.4.3 比较器模式
      4. 7.4.4 模数转换器 (ADC) 模式
      5. 7.4.5 脉宽调制 (PWM)
      6. 7.4.6 比例积分 (PI) 控制
        1. 7.4.6.1 AFE439A2 PI 控制
        2. 7.4.6.2 AFE539A4 PI 控制
        3. 7.4.6.3 AFE639D2 PI 控制
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器(地址 = 00h)[复位 = 0000h]
      2. 7.6.2  DAC-x-VOUT-CMP-CONFIG 寄存器(地址 = 03h、09h、0Fh、15h)
      3. 7.6.3  COMMON-CONFIG 寄存器(地址 = 1Fh)
      4. 7.6.4  COMMON-TRIGGER 寄存器(地址 = 20h)[复位 = 0000h]
      5. 7.6.5  COMMON-PWM-TRIG 寄存器(地址 = 21h)[复位 = 0000h]
      6. 7.6.6  GENERAL-STATUS 寄存器(地址 = 22h)[复位 = 00h、DEVICE-ID、VERSION-ID]
      7. 7.6.7  INTERFACE-CONFIG 寄存器(地址 = 26h)[复位 = 0000h]
      8. 7.6.8  STATE-MACHINE-CONFIG0 寄存器(地址 = 27h)[复位 = 0003h]
      9. 7.6.9  STATE-MACHINE-CONFIG1 寄存器(地址 = 29h)[复位 = C800h]
      10. 7.6.10 SRAM-CONFIG 寄存器(地址 = 2Bh)[复位 = 0000h]
      11. 7.6.11 SRAM-DATA 寄存器(地址 = 2Ch)[复位 = 0000h]
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10机械、封装和可订购信息

引脚配置和功能

GUID-20230619-SS0I-VRH5-MPDR-6N2WXM9S1TPF-low.svg图 5-1 AFE639D2:RTE 封装,16 引脚 WQFN(顶视图)
表 5-1 引脚功能:AFE639D2
引脚 类型 说明
编号 名称
1 FB0 输入 DAC 通道 0 的电压反馈输入。将此引脚连接到 OUT0 以实现闭环放大器输出。
2 OUT0 输出 DAC 通道 0 的模拟输出。
3 NC 未连接。
4 NC 未连接。
5 NC/SDO/SDA2 输入/输出 目标模式:此引脚可配置为 SDO 或保持未连接状态。对于 SDO 功能,通过外部上拉电阻器将此引脚连接到 IO 电压。
控制器模式:双向 I2C 串行数据总线。
6 SCL/SYNC 输入 目标模式:I2C 串行接口时钟或 SPI 芯片选择输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
7 A0/SDI/SCL2 输入/输出 目标模式:I2C 目标模式下的地址配置输入或用于 SPI 的串行数据输入。在 A0 功能中,将此引脚连接到 VDD、AGND、SDA 或 SCL 以进行地址配置。在 SDI 功能中,此引脚不需要端接。
控制器模式:I2C 串行接口时钟输出。
8 SDA/SCLK 输入/输出 目标模式:双向 I2C 串行数据总线或 SPI 时钟输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
9 NC 未连接。
10 NC 未连接。
11 NC 未连接。
12 AIN1 输入 比较器的模拟输入。
13 CAP 功率 用于内部 LDO 的外部旁路电容器。在 CAP 和 AGND 间连接一个电容器(约 1.5μF)。
14 模拟接地 (AGND) 接地 此器件上用于所有电路的接地参考点。
15 VDD 功率 电源电压:1.8V 至 5.5V。
16 VREF/MODE 输入 外部基准或接口模式选择输入。在 VREF/MODE 和 AGND 之间连接一个电容器(约 0.1μF)。当外部基准未使用时,应使用一个上拉电阻器连接到 VDD。如果使用外部基准或处于接口选择模式时,需确保基准电压在 VDD 之后斜升。在接口选择模式下:
将此引脚拉至低电平可启用 I2C 目标或 SPI 通信。
将此引脚拉至高电平可启用 I2C 控制器模式。
散热焊盘 接地 将散热焊盘连接至 AGND。
GUID-20230619-SS0I-6TFV-67LD-BGWRH2P8JTNN-low.svg图 5-2 AFE539A4:RTE 封装,16 引脚 WQFN(顶视图)
表 5-2 引脚功能:AFE539A4
引脚 类型 说明
编号 名称
1 AEN 输入 ADC 硬件使能引脚。通过上拉电阻器将此引脚连接到 VDD。
2 NC 未连接。
3 NC 未连接。
4 AIN2 输入 比较器的模拟输入。不使用时,将此引脚拉至 VDD 或 AGND。
5 NC/SDO 输出 此引脚可配置为 SDO 或保持未连接状态。对于 SDO 功能,通过外部上拉电阻器将此引脚连接到 IO 电压。
6 SCL/SYNC 输入 I2C 串行接口时钟或 SPI 芯片选择输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
7 A0/SDI 输入 用于 I2C 的地址配置输入或用于 SPI 的串行数据输入。在 A0 功能中,将此引脚连接到 VDD、AGND、SDA 或 SCL 以进行地址配置。
在 SDI 功能中,此引脚不需要端接。
8 SDA/SCLK 输入/输出 双向 I2C 串行数据总线或 SPI 时钟输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
9 FB1 输入 DAC 通道 1 的电压反馈输入。将此引脚连接到 OUT1 以实现闭环放大器输出。
10 OUT1 输出 DAC 通道 1 的模拟输出。
11 NC 未连接。
12 AIN0 输入 ADC 通道 0 的模拟输入。
13 CAP 功率 用于内部 LDO 的外部旁路电容器。在 CAP 和 AGND 间连接一个电容器(约 1.5μF)。
14 模拟接地 (AGND) 接地 此器件上用于所有电路的接地参考点。
15 VDD 功率 电源电压:1.8V 至 5.5V
16 VREF/MODE 输入 外部基准或接口模式选择输入。在 VREF 和 AGND 间连接一个电容器(约 0.1μF)。当外部基准未使用时,应使用一个上拉电阻器连接到 VDD。如果使用外部基准或处于接口选择模式时,需确保基准电压在 VDD 之后斜升。在接口选择模式下:
将此引脚拉至低电平可启用 I2C/SPI 通信。
将此引脚拉至高电平可启用独立模式。
散热焊盘 接地 将散热焊盘连接至 AGND。
GUID-20230619-SS0I-V88V-VDZM-VXCHVTT1QQLJ-low.svg图 5-3 AFE439A2:RTE 封装,16 引脚 WQFN(顶视图)
表 5-3 引脚功能:AFE439A2
引脚 类型 说明
编号 名称
1 AEN 输入 ADC 硬件使能引脚。通过上拉电阻器将此引脚连接到 VDD。
2 AIN0 输入 ADC 通道 0 的模拟输入。
3 NC 未连接。
4 NC 未连接。
5 NC/SDO 输出 此引脚可配置为 SDO 或保持未连接状态。对于 SDO 功能,通过外部上拉电阻器将此引脚连接到 IO 电压。
6 SCL/SYNC 输入 I2C 串行接口时钟或 SPI 芯片选择输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
7 A0/SDI/DIR 输入 编程模式:用于 I2C 的地址配置输入或用于 SPI 的串行数据输入。在 A0 功能中,将此引脚连接到 VDD、AGND、SDA 或 SCL 以进行地址配置。在 SDI 功能中,此引脚不需要端接。
独立模式:方向输出。
8 SDA/SCLK/PWM 输入/输出 编程模式:双向 I2C 串行数据总线或 SPI 时钟输入。使用外部上拉电阻器将此引脚连接到 IO 电压。
独立模式:PWM 输出。
9 NC 未连接。
10 NC 未连接。
11 NC 未连接。
12 AIN1 输入 比较器的模拟输入。不使用时,将此引脚拉至 VDD 或 AGND。
13 CAP 功率 用于内部 LDO 的外部旁路电容器。在 CAP 和 AGND 间连接一个电容器(约 1.5μF)。
14 模拟接地 (AGND) 接地 此器件上用于所有电路的接地参考点。
15 VDD 功率 电源电压:1.8V 至 5.5V
16 VREF/MODE 输入 外部基准或接口模式选择输入。在 VREF 和 AGND 间连接一个电容器(约 0.1μF)。当外部基准未使用时,应使用一个上拉电阻器连接到 VDD。如果使用外部基准或处于接口选择模式时,需确保基准电压在 VDD 之后斜升。在接口选择模式下:
将此引脚拉至低电平可启用 I2C/SPI 通信。
将此引脚拉至高电平可启用独立模式。
散热焊盘 接地 将散热焊盘连接至 AGND。