米6体育平台手机版

ZHCSQL8B June 2022 – June 2023 AM620-Q1 , AM623 , AM625 , AM625-Q1

PRODUCTION DATA

1
1 特性
2 应用
3 说明
1. 3.1 功能方框图
4 修订历史记录
5 器件比较
1. 5.1 相关米6体育平台手机版_好二三四
6 终端配置和功能
1. 6.1 引脚图
2. 6.2 引脚属性
  1. 12
  2. 13
3. 6.3 信号说明
  1. 15
  2. 6.3.1 CPSW3G
    1. 6.3.1.1 MAIN 域
      1. 18
      2. 19
      3. 20
      4. 21
  3. 6.3.2 CPTS
    1. 6.3.2.1 MAIN 域
      1. 24
  4. 6.3.3 CSI-2
    1. 6.3.3.1 MAIN 域
      1. 27
  5. 6.3.4 DDRSS
    1. 6.3.4.1 MAIN 域
      1. 30
  6. 6.3.5 DSS
    1. 6.3.5.1 MAIN 域
      1. 33
  7. 6.3.6 ECAP
    1. 6.3.6.1 MAIN 域
      1. 36
      2. 37
      3. 38
  8. 6.3.7 仿真和调试
    1. 6.3.7.1 MAIN 域
      1. 41
    2. 6.3.7.2 MCU 域
      1. 43
  9. 6.3.8 EPWM
    1. 6.3.8.1 MAIN 域
      1. 46
      2. 47
      3. 48
      4. 49
  10. 6.3.9 EQEP
    1. 6.3.9.1 MAIN 域
      1. 52
      2. 53
      3. 54
  11. 6.3.10 GPIO
    1. 6.3.10.1 MAIN 域
      1. 57
      2. 58
    2. 6.3.10.2 MCU 域
      1. 60
  12. 6.3.11 GPMC
    1. 6.3.11.1 MAIN 域
      1. 63
  13. 6.3.12 I2C
    1. 6.3.12.1 MAIN 域
      1. 66
      2. 67
      3. 68
      4. 69
    2. 6.3.12.2 MCU 域
      1. 71
    3. 6.3.12.3 WKUP 域
      1. 73
  14. 6.3.13 MCAN
    1. 6.3.13.1 MAIN 域
      1. 76
    2. 6.3.13.2 MCU 域
      1. 78
      2. 79
  15. 6.3.14 MCASP
    1. 6.3.14.1 MAIN 域
      1. 82
      2. 83
      3. 84
  16. 6.3.15 MCSPI
    1. 6.3.15.1 MAIN 域
      1. 87
      2. 88
      3. 89
    2. 6.3.15.2 MCU 域
      1. 91
      2. 92
  17. 6.3.16 MDIO
    1. 6.3.16.1 MAIN 域
      1. 95
  18. 6.3.17 MMC
    1. 6.3.17.1 MAIN 域
      1. 98
      2. 99
      3. 100
  19. 6.3.18 OLDI
    1. 6.3.18.1 MAIN 域
      1. 103
  20. 6.3.19 OSPI
    1. 6.3.19.1 MAIN 域
      1. 106
  21. 6.3.20 电源
    1. 108
  22. 6.3.21 PRUSS
    1. 6.3.21.1 MAIN 域
      1. 111
      2. 112
  23. 6.3.22 保留
    1. 114
  24. 6.3.23 系统和其他
    1. 6.3.23.1 启动模式配置
      1. 6.3.23.1.1 MAIN 域
        
        118
    2. 6.3.23.2 时钟
      1. 6.3.23.2.1 MCU 域
        
        121
      2. 6.3.23.2.2 WKUP 域
        
        123
    3. 6.3.23.3 系统
      1. 6.3.23.3.1 MAIN 域
        
        126
      2. 6.3.23.3.2 MCU 域
        
        128
      3. 6.3.23.3.3 WKUP 域
        
        130
    4. 6.3.23.4 VMON
      1. 132
  25. 6.3.24 计时器
    1. 6.3.24.1 MAIN 域
      1. 135
    2. 6.3.24.2 MCU 域
      1. 137
    3. 6.3.24.3 WKUP 域
      1. 139
  26. 6.3.25 UART
    1. 6.3.25.1 MAIN 域
      1. 142
      2. 143
      3. 144
      4. 145
      5. 146
      6. 147
      7. 148
    2. 6.3.25.2 MCU 域
      1. 150
    3. 6.3.25.3 WKUP 域
      1. 152
  27. 6.3.26 USB
    1. 6.3.26.1 MAIN 域
      1. 155
      2. 156
4. 6.4 引脚连接要求
7 规格
8 详细说明
9 应用、实现和布局
1. 9.1 器件连接和布局基本准则
2. 9.2 外设和接口的相关设计信息
10器件和文档支持
11机械、封装和可订购信息
1. 11.1 封装信息

7.11.5.11.1 GPMC 和 NOR 闪存 - 同步模式

表 7-63 和表 7-64 展示了 GPMC 和 NOR 闪存的时序要求和开关特性 - 同步模式。

表 7-63 GPMC 和 NOR 闪存时序要求 – 同步模式请参阅图 7-46、图 7-47 和图 7-50

编号	参数	说明	模式⁽⁴⁾	最小值	最小值	单位
编号	参数	说明	模式⁽⁴⁾	GPMC_FCLK = 100MHz⁽¹⁾	GPMC_FCLK = 133MHz⁽¹⁾	单位
F12	t_su(dV-clkH)	建立时间，在输出时钟 GPMC_CLK 高电平之前输入数据 GPMC_AD[15:0] 有效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	1.61	0.92	ns
F12	t_su(dV-clkH)	建立时间，在输出时钟 GPMC_CLK 高电平之前输入数据 GPMC_AD[15:0] 有效	not_div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	0.86	3.41	ns
F13	t_h(clkH-dV)	保持时间，在输出时钟 GPMC_CLK 高电平之后输入数据 GPMC_AD[15:0] 有效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	2.09	2.09	ns
F13	t_h(clkH-dV)	保持时间，在输出时钟 GPMC_CLK 高电平之后输入数据 GPMC_AD[15:0] 有效	not_div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	2.09	2.09	ns
F21	t_{su(waitV-clkH)}	建立时间，在输出时钟 GPMC_CLK 高电平之前输入等待 GPMC_WAIT[j]⁽²⁾⁽³⁾ 有效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	1.61	0.92	ns
F21	t_{su(waitV-clkH)}	建立时间，在输出时钟 GPMC_CLK 高电平之前输入等待 GPMC_WAIT[j]⁽²⁾⁽³⁾ 有效	not_div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	0.86	3.41	ns
F22	t_{h(clkH-waitV)}	保持时间，在输出时钟 GPMC_CLK 高电平之后输入等待 GPMC_WAIT[j]⁽²⁾⁽³⁾ 有效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	2.09	2.09	ns
F22	t_{h(clkH-waitV)}	保持时间，在输出时钟 GPMC_CLK 高电平之后输入等待 GPMC_WAIT[j]⁽²⁾⁽³⁾ 有效	not_div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	2.09	2.09	ns

(1) GPMC_FCLK 选择

gpmc_fclk_sel[1:0] = 2b01 选择 100MHz GPMC_FCLK
gpmc_fclk_sel[1:0] = 2b00 选择 133MHz GPMC_FCLK

(2) 在 GPMC_WAIT[j] 中，j 等于 0 或 1。

(3) 等待监视支持仅限于 WaitMonitoringTime 值 > 0。有关等待监视功能的完整说明，请参阅器件 TRM 中的通用存储器控制器 (GPMC) 一节。

(4) 对于 div_by_1_mode：

GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 0h：
- GPMC_CLK 频率 = GPMC_FCLK 频率

对于 not_div_by_1_mode：

GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 1h 至 3h：
- GPMC_CLK 频率 = GPMC_FCLK 频率/（2 至 4）

对于 GPMC_FCLK_MUX：

CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT/3 = 300/3 = 100MHz

对于 TIMEPARAGRANULARITY_X1：

GPMC_CONFIG1_i 寄存器：TIMEPARAGRANULARITY = 0h = x1 延迟（影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADVRD/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS）

表 7-64 GPMC 和 NOR 闪存开关特性 – 同步模式请参阅图 7-46、图 7-47、图 7-48、图 7-49 和图 7-50

编号⁽²⁾	参数	说明	模式⁽¹⁶⁾	最小值	最大值	最小值	最大值	单位
编号⁽²⁾	参数	说明	模式⁽¹⁶⁾	100MHz		133MHz		单位
F0	1/tc(clk)	周期，输出时钟 GPMC_CLK⁽¹⁵⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	10.00		7.52		ns
F1	t_w(clkH)	典型脉冲持续时间，输出时钟 GPMC_CLK 高电平	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	0.475P - 0.3⁽¹⁴⁾		0.475P - 0.3⁽¹⁴⁾		ns
F1	t_w(clkL)	典型脉冲持续时间，输出时钟 GPMC_CLK 低电平	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	0.475P - 0.3⁽¹⁴⁾		0.475P - 0.3⁽¹⁴⁾		ns
F2	t_d(clkH-csnV)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出片选 GPMC_CSn[i] 转换⁽¹³⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	F - 2.2 ⁽⁵⁾	F + 3.75	F - 2.2 ⁽⁵⁾	F + 3.75	ns
F3	t_{d(clkH-CSn[i]V)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出片选 GPMC_CSn[i] 无效⁽¹³⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	E - 2.2 ⁽⁴⁾	E + 3.18	E - 2.2 ⁽⁴⁾	E + 4.5	ns
F4	t_d(aV-clk)	延迟时间，输出地址 GPMC_A[27:1] 有效到输出时钟 GPMC_CLK 第一个边沿	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	B - 2.3 ⁽²⁾	B + 4.5	B - 2.3 ⁽²⁾	B + 4.5	ns
F5	t_d(clkH-aIV)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出地址 GPMC_A[27:1] 无效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	-2.3	4.5	-2.3	4.5	ns
F6	t_{d(be[x]nV-clk)}	延迟时间，输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效到输出时钟 GPMC_CLK 第一个边沿	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	B - 2.3 ⁽²⁾	B + 1.9	B - 2.3 ⁽²⁾	B + 1.9	ns
F7	t_{d(clkH-be[x]nIV)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 有效⁽¹⁰⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	D - 2.3⁽³⁾	D + 1.9	D - 2.3 ⁽³⁾	D + 1.9	ns
F7	t_{d(clkL-be[x]nIV)}	延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 无效⁽¹¹⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	D - 2.3 ⁽³⁾	D + 1.9	D - 2.3 ⁽³⁾	D + 1.9	ns
F7	t_{d(clkL-be[x]nIV)}	延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 无效⁽¹²⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	D - 2.3 ⁽³⁾	D + 1.9	D - 2.3 ⁽³⁾	D + 1.9	ns
F8	t_d(clkH-advn)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出地址有效和地址锁存使能 GPMC_ADVn_ALE 转换	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	G - 2.3⁽⁶⁾	G + 4.5	G - 2.3 ⁽⁶⁾	G + 4.5	ns
F9	t_{d(clkH-advnIV)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出地址有效和地址锁存使能 GPMC_ADVn_ALE 无效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	D - 2.3 ⁽³⁾	D + 4.5	D - 2.3 ⁽³⁾	D + 4.5	ns
F10	t_d(clkH-oen)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出使能 GPMC_OEn_REn 转换	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	H - 2.3 ⁽⁷⁾	H + 3.5	H - 2.3 ⁽⁷⁾	H + 3.5	ns
F11	t_{d(clkH-oenIV)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出使能 GPMC_OEn_REn 无效	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	H - 2.3 ⁽⁷⁾	H + 3.5	H - 2.3 ⁽⁷⁾	H + 3.5	ns
F14	t_d(clkH-wen)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出写入使能 GPMC_WEn 转换	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1；无 extra_delay	I - 2.3 ⁽⁸⁾	I + 4.5	I - 2.3 ⁽⁸⁾	I + 4.5	ns
F15	t_d(clkH-do)	延迟时间，输出时钟 GPMC_CLK 上升沿到输出数据 GPMC_AD[15:0] 转换⁽¹⁰⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽⁹⁾	J + 2.7	J - 2.3 ⁽⁹⁾	J + 2.7	ns
F15	t_d(clkL-do)	延迟时间，GPMC_CLK 下降沿到 GPMC_AD[15:0] 数据总线转换⁽¹¹⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽⁹⁾	J + 2.7	J - 2.3 ⁽⁹⁾	J + 2.7	ns
F15	t_d(clkL-do)	延迟时间，GPMC_CLK 下降沿到 GPMC_AD[15:0] 数据总线转换⁽¹²⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽⁹⁾	J + 2.7	J - 2.3 ⁽⁹⁾	J + 2.7	ns
F17	t_{d(clkH-be[x]n)}	延迟时间，输出时钟 GPMC_CLK 上升沿到输出低字节使能和命令锁存使能 GPMC_BE0n_CLE 转换⁽¹⁰⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽⁹⁾	J + 1.9	J - 2.3 ⁽⁹⁾	J + 1.9	ns
F17	t_{d(clkL-be[x]n)}	延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 转换⁽¹¹⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽⁹⁾	J + 1.9	J - 2.3 ⁽⁹⁾	J + 1.9	ns
F17	t_{d(clkL-be[x]n)}	延迟时间，GPMC_CLK 下降沿到 GPMC_BE0n_CLE、GPMC_BE1n 转换⁽¹²⁾	div_by_1_mode； GPMC_FCLK_MUX； TIMEPARAGRANULARITY_X1	J - 2.3 ⁽⁹⁾	J + 1.9	J - 2.3 ⁽⁹⁾	J + 1.9	ns
F18	t_w(csnV)	脉冲持续时间，输出片选 GPMC_CSn[i]⁽¹³⁾ 低电平	读取	A		A)		ns
F18	t_w(csnV)	脉冲持续时间，输出片选 GPMC_CSn[i]⁽¹³⁾ 低电平	写入	A		A)		ns
F19	t_w(be[x]nV)	脉冲持续时间，输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 低电平	读取	C		C		ns
F19	t_w(be[x]nV)	脉冲持续时间，输出低字节使能和命令锁存使能 GPMC_BE0n_CLE、输出高字节使能 GPMC_BE1n 低电平	写入	C		C		ns
F20	t_w(advnV)	脉冲持续时间，输出地址有效和地址锁存使能 GPMC_ADVn_ALE 低电平	读取	K		K		ns
F20	t_w(advnV)	脉冲持续时间，输出地址有效和地址锁存使能 GPMC_ADVn_ALE 低电平	写入	K		K		ns

(2) B = ClkActivationTime × GPMC_FCLK⁽¹⁴⁾

(3) 对于单次读取：D = (RdCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
对于突发读取：D = (RdCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
对于突发写入：D = (WrCycleTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾

(4) 对于单次读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
对于突发读取：E = (CSRdOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾
对于突发写入：E = (CSWrOffTime - AccessTime) × (TimeParaGranularity + 1) × GPMC_FCLK⁽¹⁴⁾

(5) 对于 csn 下降沿（CS 激活）：

如果 GPMCFCLKDIVIDER = 0：
- F = 0.5 × CSExtraDelay × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 CSOnTime 为奇数）或（ClkActivationTime 和 CSOnTime 为偶数），则 F = 0.5 × CSExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 否则 F = (1 + 0.5 × CSExtraDelay) × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(CSOnTime - ClkActivationTime) 是 3 的倍数），则 F = 0.5 × CSExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 如果（(CSOnTime - ClkActivationTime - 1) 是 3 的倍数），则 F = (1 + 0.5 × CSExtraDelay) × GPMC_FCLK⁽¹⁴⁾
- 如果（(CSOnTime - ClkActivationTime - 2) 是 3 的倍数），则 F = (2 + 0.5 × CSExtraDelay) × GPMC_FCLK⁽¹⁴⁾

(6) 对于 ADV 下降沿（ADV 激活）：

如果 GPMCFCLKDIVIDER = 0：
- G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 ADVOnTime 为奇数）或（ClkActivationTime 和 ADVOnTime 为偶数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(ADVOnTime - ClkActivationTime) 是 3 的倍数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 如果（(ADVOnTime - ClkActivationTime - 1) 是 3 的倍数），则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁴⁾
- 如果（(ADVOnTime - ClkActivationTime - 2) 是 3 的倍数），则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁴⁾

对于读取模式下的 ADV 上升沿（ADV 停用）：

如果 GPMCFCLKDIVIDER = 0：
- G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 ADVRdOffTime 为奇数）或（ClkActivationTime 和 ADVRdOffTime 为偶数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(ADVRdOffTime - ClkActivationTime) 是 3 的倍数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 如果（(ADVRdOffTime - ClkActivationTime - 1) 是 3 的倍数），则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁴⁾
- 如果（(ADVRdOffTime - ClkActivationTime - 2) 是 3 的倍数），则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁴⁾

对于写入模式下的 ADV 上升沿（ADV 停用）：

如果 GPMCFCLKDIVIDER = 0：
- G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 ADVWrOffTime 为奇数）或（ClkActivationTime 和 ADVWrOffTime 为偶数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 否则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(ADVWrOffTime - ClkActivationTime) 是 3 的倍数），则 G = 0.5 × ADVExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 如果（(ADVWrOffTime - ClkActivationTime - 1) 是 3 的倍数），则 G = (1 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁴⁾
- 如果（(ADVWrOffTime - ClkActivationTime - 2) 是 3 的倍数），则 G = (2 + 0.5 × ADVExtraDelay) × GPMC_FCLK⁽¹⁴⁾

(7) 对于 OE 下降沿（OE 激活）和 IO DIR 上升沿（数据总线输入方向）：

如果 GPMCFCLKDIVIDER = 0：
- H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 OEOnTime 为奇数）或（ClkActivationTime 和 OEOnTime 为偶数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 否则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(OEOnTime - ClkActivationTime) 是 3 的倍数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 如果（(OEOnTime - ClkActivationTime - 1) 是 3 的倍数），则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁴⁾
- 如果（(OEOnTime - ClkActivationTime - 2) 是 3 的倍数），则 H = (2 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁴⁾

对于 OE 上升沿（OE 停用）：

如果 GPMCFCLKDIVIDER = 0：
- H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 OEOffTime 为奇数）或（ClkActivationTime 和 OEOffTime 为偶数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 否则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(OEOffTime - ClkActivationTime) 是 3 的倍数），则 H = 0.5 × OEExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 如果（(OEOffTime - ClkActivationTime - 1) 是 3 的倍数），则 H = (1 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁴⁾
- 如果（(OEOffTime - ClkActivationTime - 2) 是 3 的倍数），则 H = (2 + 0.5 × OEExtraDelay) × GPMC_FCLK⁽¹⁴⁾

(8) 对于 WE 下降沿（WE 激活）：

如果 GPMCFCLKDIVIDER = 0：
- I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 WEOnTime 为奇数）或（ClkActivationTime 和 WEOnTime 为偶数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 否则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(WEOnTime - ClkActivationTime) 是 3 的倍数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 如果（(WEOnTime - ClkActivationTime - 1) 是 3 的倍数），则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁴⁾
- 如果（(WEOnTime - ClkActivationTime - 2) 是 3 的倍数），则 I = (2 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁴⁾

对于 WE 上升沿（WE 停用）：

如果 GPMCFCLKDIVIDER = 0：
- I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 1：
- 如果（ClkActivationTime 和 WEOffTime 为奇数）或（ClkActivationTime 和 WEOffTime 为偶数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 否则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁴⁾
如果 GPMCFCLKDIVIDER = 2：
- 如果（(WEOffTime - ClkActivationTime) 是 3 的倍数），则 I = 0.5 × WEExtraDelay × GPMC_FCLK⁽¹⁴⁾
- 如果（(WEOffTime - ClkActivationTime - 1) 是 3 的倍数），则 I = (1 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁴⁾
- 如果（(WEOffTime - ClkActivationTime - 2) 是 3 的倍数），则 I = (2 + 0.5 × WEExtraDelay) × GPMC_FCLK⁽¹⁴⁾

(9) J = GPMC_FCLK⁽¹⁴⁾

(10) 对于 CLK DIV 1模式，仅限第一次传输。

(11) 半周期；对于 CLK DIV 1 模式，针对初始传输后的所有数据。

(12) GPMC_CLKOUT 的半个周期；对于 CLK DIV 1 模式以外的模式，针对所有数据。GPMC_CLKOUT 从 GPMC_FCLK 进行分频。

(13) 在 GPMC_CSn[i] 中，i 等于 0、1、2 或 3。在 GPMC_WAIT[j] 中，j 等于 0 或 1。

(14) P = 以 ns 为单位的 GPMC_CLK 周期

(15) 与 GPMC_CLK 输出时钟相关的最大和最小频率可在 GPMC 模块中通过设置 GPMC_CONFIG1_i 配置寄存器位字段 GPMCFCLKDIVIDER 进行编程。

(16) 对于 div_by_1_mode：

GPMC_CONFIG1_i 寄存器：GPMCFCLKDIVIDER = 0h：
- GPMC_CLK 频率 = GPMC_FCLK 频率

对于 GPMC_FCLK_MUX：

CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT/3 = 300/3 = 100MHz

对于 TIMEPARAGRANULARITY_X1：

GPMC_CONFIG1_i 寄存器：TIMEPARAGRANULARITY = 0h = x1 延迟（影响 RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADVRD/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS）

对于无 extra_delay 的情况：