ZHCU022AF July 2010 – September 2022
具有专用 JTAG 引脚的器件使用 TCK 引脚而非 TEST 引脚。
每当CK 引脚接收到至少两个下降沿,并且 TCK 为低电平,同时 RST/NMI 从低电平上升为高电平,BSL 程序就会开始执行(BSL 进入方法,请参阅图 1-3)。这种电平转换触发机制提高了 BSL 启动的可靠性。
引脚状态建议的最小时间为 250ns。有关任何差异,请参阅专用器件勘误表,因为某些5xx和6xx器件修订版要求专用进入序列。