ZHCU032K December 2004 – August 2022 MSP430AFE221 , MSP430AFE222 , MSP430AFE223 , MSP430AFE231 , MSP430AFE232 , MSP430AFE233 , MSP430AFE251 , MSP430AFE252 , MSP430AFE253 , MSP430F2001 , MSP430F2002 , MSP430F2003 , MSP430F2011 , MSP430F2012 , MSP430F2013 , MSP430F2101 , MSP430F2111 , MSP430F2112 , MSP430F2121 , MSP430F2122 , MSP430F2131 , MSP430F2132 , MSP430F2132-EP , MSP430F2232 , MSP430F2234 , MSP430F2252 , MSP430F2252-Q1 , MSP430F2254 , MSP430F2272 , MSP430F2272-Q1 , MSP430F2274 , MSP430F2274-EP , MSP430F233 , MSP430F2330 , MSP430F235 , MSP430F2350 , MSP430F2370 , MSP430F2410 , MSP430F2416 , MSP430F2417 , MSP430F2418 , MSP430F2419 , MSP430F247 , MSP430F2471 , MSP430F248 , MSP430F2481 , MSP430F249 , MSP430F2491 , MSP430F2616 , MSP430F2617 , MSP430F2618 , MSP430F2619 , MSP430G2001 , MSP430G2101 , MSP430G2102 , MSP430G2111 , MSP430G2112 , MSP430G2121 , MSP430G2131 , MSP430G2132 , MSP430G2152 , MSP430G2153 , MSP430G2201 , MSP430G2201-Q1 , MSP430G2202 , MSP430G2203 , MSP430G2210 , MSP430G2211 , MSP430G2212 , MSP430G2213 , MSP430G2221 , MSP430G2230 , MSP430G2231 , MSP430G2231-Q1 , MSP430G2232 , MSP430G2233 , MSP430G2252 , MSP430G2253 , MSP430G2302 , MSP430G2303 , MSP430G2312 , MSP430G2313 , MSP430G2332 , MSP430G2333 , MSP430G2352 , MSP430G2353 , MSP430G2402 , MSP430G2403 , MSP430G2412 , MSP430G2413 , MSP430G2432 , MSP430G2433 , MSP430G2444 , MSP430G2452 , MSP430G2453 , MSP430G2513 , MSP430G2533 , MSP430G2544 , MSP430G2553 , MSP430G2744 , MSP430G2755 , MSP430G2855 , MSP430G2955 , MSP430TCH5E
端口引脚通常与其他外设模块功能复用。请参见具体器件的数据表来确定引脚功能。每个 PxSEL 和 PxSEL2 位都用于选择引脚功能 - I/O 端口或外设模块功能。
| PxSEL2 | PxSEL | 引脚功能 |
|---|---|---|
| 0 | 0 | I/O 功能被选择。 |
| 0 | 1 | 选择主外设模块功能。 |
| 1 | 0Ω | 保留。请参阅特定器件的数据手册。 |
| 1 | 1 | 选择辅助外设模块功能。 |
设置 PxSELx=1 不能自动设定引脚方向。其他外设模块功能也许要求 PxDIR 位被按照模块功能所需的方向进行配置。请参阅具体器件数据表中的引脚电路原理图。
当 PxSEL = 1 时设置 PxREN = 1
在 MSP430F261x 和 MSP430F2416/7/8/9 上的某些 I/O 端口上，在选择模块功能 (PxSEL = 1) 时启用上拉/下拉电阻器 (PxREN = 1) 不会禁用逻辑输出驱动器。不建议采用该组合，因为该组合可能会导致不需要的电流流过内部电阻器。如需更多信息，请参阅器件特定数据表引脚原理图。
;Output ACLK on P2.0 on MSP430F21x1
BIS.B #01h,&P2SEL ; Select ACLK function for pin
BIS.B #01h,&P2DIR ; Set direction to output *Required*当 PxSEL = 1 时禁用 P1 和 P2 中断
设置任何 P1SELx 或 P2SELx 位后，会禁用相应引脚的中断功能。因此，无论相应的 P1IE 或 P2IE 位状态如何，这些引脚上的信号都不会产生 P1 或 P2 中断。
当一个端口引脚被选为一个到外设的输入时，到外设的输入信号表示器件引脚上信号被锁存。当 PxSELx = 1 时，内部输入信号在引脚上的信号之后。不过，如果 PxSELx = 0，则外设的输入会保持在 PxSELx 位复位之前器件引脚上的输入信号值。