ZHCU032K December 2004 – August 2022 MSP430AFE221 , MSP430AFE222 , MSP430AFE223 , MSP430AFE231 , MSP430AFE232 , MSP430AFE233 , MSP430AFE251 , MSP430AFE252 , MSP430AFE253 , MSP430F2001 , MSP430F2002 , MSP430F2003 , MSP430F2011 , MSP430F2012 , MSP430F2013 , MSP430F2101 , MSP430F2111 , MSP430F2112 , MSP430F2121 , MSP430F2122 , MSP430F2131 , MSP430F2132 , MSP430F2132-EP , MSP430F2232 , MSP430F2234 , MSP430F2252 , MSP430F2252-Q1 , MSP430F2254 , MSP430F2272 , MSP430F2272-Q1 , MSP430F2274 , MSP430F2274-EP , MSP430F233 , MSP430F2330 , MSP430F235 , MSP430F2350 , MSP430F2370 , MSP430F2410 , MSP430F2416 , MSP430F2417 , MSP430F2418 , MSP430F2419 , MSP430F247 , MSP430F2471 , MSP430F248 , MSP430F2481 , MSP430F249 , MSP430F2491 , MSP430F2616 , MSP430F2617 , MSP430F2618 , MSP430F2619 , MSP430G2001 , MSP430G2101 , MSP430G2102 , MSP430G2111 , MSP430G2112 , MSP430G2121 , MSP430G2131 , MSP430G2132 , MSP430G2152 , MSP430G2153 , MSP430G2201 , MSP430G2201-Q1 , MSP430G2202 , MSP430G2203 , MSP430G2210 , MSP430G2211 , MSP430G2212 , MSP430G2213 , MSP430G2221 , MSP430G2230 , MSP430G2231 , MSP430G2231-Q1 , MSP430G2232 , MSP430G2233 , MSP430G2252 , MSP430G2253 , MSP430G2302 , MSP430G2303 , MSP430G2312 , MSP430G2313 , MSP430G2332 , MSP430G2333 , MSP430G2352 , MSP430G2353 , MSP430G2402 , MSP430G2403 , MSP430G2412 , MSP430G2413 , MSP430G2432 , MSP430G2433 , MSP430G2444 , MSP430G2452 , MSP430G2453 , MSP430G2513 , MSP430G2533 , MSP430G2544 , MSP430G2553 , MSP430G2744 , MSP430G2755 , MSP430G2855 , MSP430G2955 , MSP430TCH5E
MSP430 执行多达 8 个数字 I/O 端口,P1 至 P8。每个端口具有多达八个 I/O 引脚。每个 I/O 引脚可针对输入或输出方向单独配置,并且可对每个 I/O 引脚单独进行读取或写入。
端口 P1 和 P2 有中断功能。P1 和 P2 I/O 线路的每个中断都可以单独启用并配置为在输入信号的上升沿或下降沿提供中断。所有 P1 I/O 线路都会获得一个中断向量,所有 P2 I/O 线路都会获得一个不同的中断向量。
数字 I/O 特性包括:
MSP430G22x0:这些器件具有数字 I/O 引脚 P1.2、P1.5、P1.6 和 P1.7。该器件上实现了 GPIO P1.0、P1.1、P1.3、P1.4、P2.6 和 P2.7,但它们在器件引脚排列上不可用。为了避免这些 GPIO 上出现悬空输入,应通过运行与以下示例类似的启动代码来正确初始化这些数字 I/O:
mov.b #0x1B, P1REN; ; Terminate unavailable Port1 pins properly
; Config as Input with pulldown enabled
xor.b #0x20, BCSCTL3; ; Select VLO as low freq clock
初始化代码将 GPIO P1.0、P1.1、P1.3 和 P1.4 配置为启用下拉电阻器(即 P1REN.x = 1)的输入,并且通过选择 VLOCLK 作为 ACLK 来端接 GPIO P2.6 和 P2.7,有关详细信息,请参阅“基本时钟系统”一章。初始化代码执行后,寄存器 P1OUT、P1DIR、P1IFG、P1IE、P1IES、P1SEL 和 P1REN 中的 P1.0、P1.1、P1.3 和 P1.4 寄存器位不得更改。此外,所有端口 2 寄存器都不得更改。