ZHCU458I march 2018 – july 2023
这是第一个 PFC 实验。本实验中将检查检测功能,并且在 clearPWMTrip 设置为 1 之前不会发生开关操作。
PFC 模式的硬件设置如图 3-17 所示。TI 建议在诸如 30VRMS 之类的低电压下启动 PFC 并连接 2kΩ 电阻。
通过更改 <settings.h> 文件中的 Lab Number(实验编号)将工程设置为实验 5(使用 powerSUITE 工程时,powerSUITE GUI 将进行此更改)。
在这种情况下,转换器作为整流器运行,可以观察到在无任何功率因数校正的情况下汲取的整流电流。还可以在此构建中安全地验证 SPLL 锁定。
因此,在数据记录器上放置以下变量:
TINV_dVal1 = TINV_vGrid_A_sensed_pu;
TINV_dVal2 = TINV_angleSPLL_radians / (float32_t)(2.0f * TINV_PI);
TINV_dVal3 = TINV_vGrid_A_sensed_pu;
TINV_dVal4 = TINV_iInv_A_sensed_pu;
DLOG_4CH_run(&TINV_dLog1);
确保正确指定电网频率,对于基于 powerSUITE 的工程,可通过 sysconfig 页面更改电网频率。如果并非基于 powerSUITE 的工程,可修改 tinv_settings.h 文件。
#define TINV_AC_FREQ_HZ ((float32_t)50)
构建并加载代码,使用 lab5.js 文件在 CCS 窗口中填充 watch 变量。
可通过绘制缓冲区来检查 PLL 锁定,使用 graph1.graphprop 并通过路径“Tools”→“Graph”→“Dual Time”查看缓冲区。
使用的是余弦变换,因此当 Vgrid 作为其峰值时,角度将为 0。
首先通过向 TINV_allRelaySet 写入 1 来闭合继电器。
最初,为了安全起见,测试只能以 30VRMS 运行,因此需要安全地将交流电源斜升至 30VRMS,并观察 CCS 调试窗口中的图形以确认 PLL 正在锁定。图 3-19 所示为通过监视窗口进行的低电压锁相环检查。
如果 PLL 未锁定,则还可以将其设置为 1 以发出 tinv_reset_PLL 命令,这样将启动一项任务以消除模块中的整体误差并将所有内存元素归零。
同样,可通过 CCS 的图形观察窗口来检查从电网流过所有相位的电流。图 3-20 所示为通过图形窗口检测到的电网电流。检查从观察窗口观察到的三相电网电流。
若要验证实验 5 中的升压操作,请按照提供的顺序执行以下步骤:
在 PFC 操作开始之前,由于 Vbus 上的负载,整流电流将被汲取。一旦将 clearPWMTrip 设置为 1,就会看到直流电压略微升高。请注意,在轻负载下,如果中性点没有连接到电源,输入电流会有一个双凸点。
在 PFC 实验(实验 5、实验 6 和实验 7)中会出现这样一种情况:转换器作为整流器运行,并且可以看到在无任何功率因数校正的情况下汲取整流电流。但是一旦将 TINV_clearPwmTrip 设置为 1 后,便没有开关操作 - 栅极信号保持关闭。
这是因为在三个相位之一中设置了一个过流或 DSAT 标志(InvA_overcurrent、InvB_overcurrent、DSATA、DSATB),这会在以下三种情况中发生:
将 EPWM TZFLG 设置为 0X000C,在这种情况下不会进行开关。因此,请确保增加负载电阻,以便浪涌电流不会引起跳闸条件,而 EPWM TZFLG 从 0x0004 变为 0x0000 并进行开关。
一旦将 FLG 设置为 0x000C,即使我们执行 TINV_reset_fault_status 来重置故障,尽管故障可能会被清除,但也不会观察到 PWM 操作。
目标是一旦启动辅助电源并调试代码,所有故障(即 InvA_overcurrent、InvB_overcurrent、DSATA、DSATB,等等)应设置为零,以便控制器不会进入跳闸状态。