ZHCU760 March 2023
对于时钟分配,存在多种可能的拓扑来将主时钟分配给各个时钟器件和时钟倍频器。图 2-4 中以选项 A 和 B 展示了其中两种拓扑。在选项 A 中,主时钟在系统时钟器件中复制,然后扇出到各个倍频器中。在选项 B 中,扇出是在系统时钟之前完成的,所有时钟器件和倍频器都从此处获取其主时钟的单独副本。
该设计中选择了选项 B,因为时钟路径中的顺序站数量较少,因此预计噪声会更低。
对于时钟基准的缓冲,CDCLVP111-SP 是一个不错的选择,因为该器件具有数据表中描述和记录的所有重要参数。在各种备选器件中,该器件导致的增加极低。
该参考设计还通过使用 1:4 功率分配器为纯无源时钟分配提供了一些配置,如图 2-5 所示。然后可以比较这两种设计。这种比较不是本参考设计的测量范围内。