ZHCU760 March   2023

 

  1.   说明
  2.   资源
  3.   特性
  4.   应用
  5.   5
  6. 1系统说明
    1. 1.1 关键系统规格
  7. 2系统概述
    1. 2.1 设计方框图
    2. 2.2 重点米6体育平台手机版_好二三四
      1. 2.2.1 LMK04832-SP
      2. 2.2.2 LMX2615-SP
      3. 2.2.3 CDCLVP111-SP
      4. 2.2.4 ADC12DJ3200QML-SP
    3. 2.3 设计步骤
      1. 2.3.1 多种 JESD204B 同步要求
      2. 2.3.2 时钟树设计
        1. 2.3.2.1 时钟频率规划
        2. 2.3.2.2 时钟树元件
          1. 2.3.2.2.1 时钟基准
          2. 2.3.2.2.2 时钟基准缓冲器
          3. 2.3.2.2.3 时钟分配
          4. 2.3.2.2.4 频率合成
        3. 2.3.2.3 相位延迟调整选项
        4. 2.3.2.4 相位噪声优化
        5. 2.3.2.5 单粒子效应 (SEE) 注意事项
        6. 2.3.2.6 扩展 MIMO 系统的时钟树
      3. 2.3.3 电源管理
        1. 2.3.3.1 电源设计注意事项
        2. 2.3.3.2 耐辐射(防辐射)电源树
          1. 2.3.3.2.1 耐辐射 (RHA) 负载开关
          2. 2.3.3.2.2 耐辐射 (RHA) 直流/直流降压转换器
          3. 2.3.3.2.3 耐辐射 (RHA) 低压降 (LDO) 稳压器
            1. 2.3.3.2.3.1 3.3V 线性稳压器
            2. 2.3.3.2.3.2 4.5V 线性稳压器
        3. 2.3.3.3 过流检测电路
  8. 3硬件和软件入门
    1. 3.1 硬件配置
      1. 3.1.1 时钟板设置
        1. 3.1.1.1 电源
        2. 3.1.1.2 输入基准信号
        3. 3.1.1.3 输入同步信号
        4. 3.1.1.4 输出信号
        5. 3.1.1.5 编程接口
        6. 3.1.1.6 FMC+ 适配器板设置
        7. 3.1.1.7 ADC12DJ3200 EVM 设置
        8. 3.1.1.8 TSW14J57EVM 设置
        9. 3.1.1.9 多通道同步设置
    2. 3.2 软件
      1. 3.2.1 所需软件
      2. 3.2.2 时钟板编程序列
      3. 3.2.3 ADC12DJ3200CVAL EVM 编程序列
      4. 3.2.4 TSW14J57EVM 评估编程序列
  9. 4测试和结果
    1. 4.1 测试设置
    2. 4.2 结果
      1. 4.2.1 相位噪声测量结果
      2. 4.2.2 多通道时钟相位对齐
      3. 4.2.3 信号链性能
      4. 4.2.4 通道间偏斜测量
    3. 4.3 总结与结论
  10. 5设计和文档支持
    1. 5.1 设计支持
      1. 5.1.1 原理图
      2. 5.1.2 物料清单
    2. 5.2 文档支持
    3. 5.3 支持资源
    4. 5.4 商标
  11. 6关于作者
    1. 6.1 鸣谢

关键系统规格

此设计的目标是展示多通道射频采样接收器信号链的高速时钟设计。此设计侧重于基于 LMX2615-SP 和 LMK04832-SP 的航天级低噪声时钟设计性能及其对 ADC12DJ3200QML-SP 的多通道同步和 SNR 的影响。数据采集由 TSW14J57EVM 完成,TSW14J57EVM 使用 FMC+ 适配器卡与 ADC12DJ3200EVMCVAL 相连。表 1-1 从时钟设计角度列出了多通道信号链的关键系统级规格。

表 1-1 关键系统参数
参数 规格 条件
Dev_Clk 相位噪声

10kHz 偏移时为 –111.5dBc/Hz

100kHz 偏移时为 –115.3dBc/Hz

1MHz 偏移时为 –121.9dBc/Hz

10MHz 偏移时为 –146.3dBc/Hz

40MHz 偏移时为 –150.9dBc/Hz

7GHz 时

10kHz 偏移时为 -104.9dBc/Hz

100kHz 偏移时为 –111.4dBc/Hz

1MHz 偏移时为 –121.9dBc/Hz

10MHz 偏移时为 –146.0dBc/Hz

40MHz 偏移时为 –153.0dBc/Hz

9GHz 时

10kHz 偏移时为 –100.8dBc/Hz

100kHz 偏移时为 –107.2dBc/Hz

1MHz 偏移时为 –114.3dBc/Hz

10MHz 偏移时为 –140.4dBc/Hz

40MHz 偏移时为 –151.0dBc/Hz

15GHz 时
SNR (dBFS)(双通道模式)(JMODE3) 55.5 997MHz ADC 输入信号时
55 2482MHz ADC 输入信号时
53 4997MHz ADC 输入信号时
多通道时钟时间偏差 < 10ps 997MHz ADC 输入信号时
2482MHz ADC 输入信号时
4997MHz ADC 输入信号时