REF20XX 是一系列双输出、VREF 和 VBIAS (VREF/2) 带隙电压基准。图 2-5 提供了基本带隙拓扑结构的方框图，以及用于导出 VREF 和 VBIAS 输出的两个缓冲器。将晶体管 Q1 和 Q2 偏置，使得 Q1 的电流密度大于 Q2 的电流密度。两个基极发射极电压之差 (VBE1 – VBE2) 具有正温度系数，并且强制在电阻器 R5 上生成。该电压被放大并添加到具有负温度系数的 Q2 的基极发射极电压。由此产生的带隙输出电压几乎与温度无关。两个独立的缓冲器用于从带隙电压生成 VREF 和 VBIAS。电阻器 R1、R2 和 R3、R4 的大小旨在使 VBIAS = VREF/2。

e-Trim™ 集成电路是一种对 VREF 和 VBIAS 初始精度和温度系数进行封装级修整的方法，在塑模成型工艺之后的最终制造阶段实现。该方法最大限度地减小了固有晶体管失配的影响，以及封装成型过程中引入的误差。REF20xx 中采用了 e-Trim 技术，以最大限度地降低温漂并提高 VREF 和 VBIAS 输出的初始精度。

图 2-5 REF2033 功能方框图