ZHCU833A March   2021  – October 2021 DLP3021-Q1

 

  1.   摘要
  2. 1商标
  3. 2DLP3021-Q1 电子器件 EVM 概述
    1. 2.1 引言
    2. 2.2 DLP3021-Q1 光引擎 EVM 的组成
      1. 2.2.1 格式器子系统
      2. 2.2.2 照明子系统
      3. 2.2.3 光引擎
      4. 2.2.4 线缆
    3. 2.3 非光学规格
      1. 2.3.1 电气规格
      2. 2.3.2 元件温度等级
      3. 2.3.3 LED 驱动器设计
      4. 2.3.4 视频规范
  4. 3快速入门
    1. 3.1 套件组装说明
    2. 3.2 软件安装
    3. 3.3 加电
    4. 3.4 选择显示内容
    5. 3.5 LED 驱动器
  5. 4光学元件和机械装置
  6. 5软件
    1. 5.1 DLP Composer
      1. 5.1.1 默认寄存器配置
      2. 5.1.2 照明
      3. 5.1.3 序列集
      4. 5.1.4 Degamma 曲线
      5. 5.1.5 图像/视频
      6. 5.1.6 闪存块
      7. 5.1.7 闪存编程
    2. 5.2 DLP 控制程序
      1. 5.2.1 连接
      2. 5.2.2 脚本
      3. 5.2.3 寄存器
      4. 5.2.4 命令
    3. 5.3 MSP430 示例代码
  7. 6修订历史记录

闪存块

DGP 系统的闪存分为五个主要块:DLP Composer 全权负责闪存二进制文件的创建。适用于 Xilinx XA7S15-1CPGA196Q Spartan®-7 FPGA 的 FPGA 配置已经过编译,而米6体育平台手机版_好二三四 (TI) 提供的示例工程附带此配置。

GUID-20210126-CA0I-LR15-Q9T4-TRXPCCBLKK9N-low.png图 5-6 DLP Composer - 闪存块
表 5-1 顶层闪存结构

数据

地址

长度

FPGA 配置

0x0

0x838DC

闪存信息

0x83900

变量

默认配置 (Defconfig)

变量

变量

序列 1

变量

0x1000

序列 2

变量

0x1000

序列...

变量

0x1000

序列 n

变量

0x1000

视频/图像 1

变量

变量

视频/图像 2

变量

变量

视频/图像...

变量

变量

视频/图像 n

变量

变量

FPGA 配置

FPGA 配置块始终位于地址 0x0 处,固定大小为 0x838DC 字节。该大小从 Xilinx XA7S15 规格中得出,可实现最大配置长度。请参阅 (https://www.xilinx.com/support/documentation/user_guides/ug470_7Series_Config.pdf) 了解更多详细信息。

闪存信息

闪存信息块提供关于闪存内容的元数据,用于帮助外部 MCU 或软件工具了解闪存内容。例如,它定义了视频在闪存内的位置,以便 MCU(例如 EVM 上的 MSP430G2553-Q1)能够动态地加载这些视频。闪存信息块被分为如表 5-2 中所示的四个主要部分。可提供序列数等信息,以便软件可以导航闪存块并确定目标数据的正确偏移。信息块中的序列数和视频条目是可变的,但每个条目的大小固定。

表 5-2 闪存信息块

偏移(十六进制)

0

1

2

3

00

主要

次要

补丁

04

“D”

“E”

“F”

“C”

08

块地址

0C

计数(寄存器写入次数)

10

“S”

“E”

“Q”

“L”

14

大小(序列块)

18

计数(序列数)

1C

序列 0 地址

20

序列 0 红色占空比

序列 0 绿色占空比

24

序列 0 蓝色占空比

序列 0 帧速率

28

序列 1 地址

2C

序列 1 红色占空比

序列 1 红色占空比

30

序列 1 蓝色占空比

序列 1 蓝色占空比

34

序列...地址

38

序列...红色占空比

序列...红色占空比

3C

序列...蓝色占空比

序列...蓝色占空比

变量

“V”

“I”

“D”

“E”

变量

大小(视频块)

变量

计数(视频数量)

变量

视频 0 地址

变量

视频 0 帧速率

视频 0 帧计数

变量

视频 1 地址

变量

视频 1 帧速率

视频 1 帧速率

变量

视频...地址

变量

视频...帧速率

视频...帧速率

序列

序列是由 DLP Composer 根据所选占空比生成的。在闪存中,为每个序列条目保存 4kB 的空间。

视频

视频和静态图像内容是 DLP Composer 中动态地面投影工程的输入。Composer 接收并扩展内容,将其转换为一系列 DMD 原生的位平面格式,然后使用行程编码 (RLE) 进行压缩,以便将其存储在闪存中。当显示视频和静态图像时,FPGA 会解压缩每个位平面,并按顺序和序列指定的时序显示。

默认配置

默认配置块是针对每个 FPGA 寄存器的一组值。完成 FPGA 配置后,由 FPGA 加载此信息。这些值会取代《DLP3021-Q1 FPGA 用户指南》中所述的上电默认值。可使用 Default Register Configuration 页面上的 DLP Composer 来设置默认配置值。