由 NSLEEPx 位或引脚定义的 C 和 D 触发器触发 S2R 序列。此序列禁用所有不向固定轨供电的电源轨和 GPIO，如表 3-1 所示。可以使用在寄存器 FSM_I2C_TRIGGERS 中找到的 I2C_7 位来修改此序列。在触发保持状态之前，两个PMIC 中的 I2C需要对这些位进行设置。如果两个 PMIC 中的 I2C_7 位都设置为高电平，则这两个 PMIC 进入 DDR 保持状态，如 所示。BUCK3 监控器 (mVDDS_DDR_x) 以及 LDO1 (VDD1) 未被禁用，TPS6591111 的 GPIO3 (EN_DDR_BUCK) 也未更改。如果 I2C_7 设置为低电平，则与 DDR 关联的这些元件不会保持运行状态，如图 6-12 所示。

在序列开始时，使用以下指令配置 PMIC：

// TPS65941212
// Set LPM_EN, Clear NRSTOUT_SOC and NRSTOUT
REG_WRITE_MASK_IMM ADDR=0x81 DATA=0x04 MASK=0xF8
// Set SPMI_LP_EN and FORCE_EN_DRV_LOW
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x18 MASK=0xE7
//TPS65941111
// Set SPMI_LP_EN
REG_WRITE_MASK_IMM ADDR=0x82 DATA=0x10 MASK=0xEF

图 6-12 两个 PMIC 上的 TO_S2R 和 I2C_7 均为低电平

图 6-13 两个 PMIC 上的 TO_S2R 和 I2C_7 均为高电平

在序列结束时，这两个 PMIC 均会设置 LPM_EN 并清除 CLKMON_EN 和 AMUXOUT_EN。TPS65941212 器件还会根据寄存器 (PFSM_DELAY_REG_2) 的内容额外延迟16毫秒，以确保 TPS65941212 序列最后完成。