SN74HCS72 是具有负沿触发时钟输入的双 D 型触发器 (DFF)。该器件是 HCS 逻辑系列的一部分，此系列包括所有输入引脚上的施密特触发器架构，可提高噪声裕度和动态功耗。此外，与市场上的同类米6体育平台手机版_好二三四相比，HCS 系列具有最低的静态功耗和输入漏电流。

SN74HCS72 的特性：

• 宽工作电压范围：2V 至 6V
• 更宽泛的工作环境温度范围： –40°C 至 +125°C，TA
• 施密特触发器输入架构支持慢速输入转换并提高了噪声裕度
• 低功耗，典型静态 ICC 为 100 nA
• 8 ns 典型延迟，5V 电源

当 AMC23C10 比较器检测到过零时，SN74HCS72 DFF 提供具有极短延迟的下降沿检测以立即控制开关。推挽输出提供出色的驱动强度来控制 TPSI3050-Q1 使能信号。

触发器从 AMC23C10 检测 OUT2 的下降沿，有效检测过零电压。该设计仅检测 OUT2 的下降沿，因此电路的最大延迟为 60 Hz 源的一个完整周期或最大 17 ms。将开关 S1 与 TMUX1219 结合使用来启用或禁用过零开关电路。表 2-1 展示了基于 S1、EN、OUT2 和 1Q 状态的电路逻辑。

该电路在禁用背对背 FET 时检测过零电压。一旦启用 FET，反向并联二极管将不会被偏置以检测过零电压。如果将 S1 置于低电平，则过零检测电路被禁用。只有当 OUT2 从高电平变为低电平时，触发器才会改变状态。

如果 TPSI3050-Q1 被禁用，S1 为高电平，并且 OUT2 从低电平变为高电平，只有这时 TPSI3050-Q1 会将 VDRV 置为高电平。一旦将 VDRV 置于高电平，则 FET 将打开。

图 2-5 触发器和多路复用器电路