1 系统说明

许多应用都需要低噪声低压降稳压器 (LDO)，以确保电源噪声不会耦合到信号链中。随着新型高速模数转换器 (ADC)、数模转换器 (DAC) 和时钟电路提高数据速度和带宽，对电流的要求不断增加。瞬态性能也必须提高，以满足现代 FPGA 稳压范围要求。由于器件可用性和功率耗散限制，使用单个 LDO 供电并不总是可行的。TIDA-050061 参考设计通过使用多个配置为并联共享电流的 LDO 解决了该问题。电流共享是通过使用低值镇流电阻器实现的，这些镇流电阻器可以设计为印刷电路板 (PCB) 上的分立式电阻器或铜引线。如果需要，可以扩展该参考设计中提供的拓扑以包含更多 LDO，可以并联放置的 LDO 数量没有限制。

该电路使用大电流 LDO TPS7A57，这是一款 5A 器件。该参考设计装配了三个 TPS7A57 器件，可使用 2.5mΩ 镇流电阻器提供高达 13.5A 的电流。该参考设计包含低电感电流环路和高速负载瞬态电路，以帮助客户评估参考设计。