在此 PDN 中，PMIC 器件具有以下四种配置的电源状态：
图 6-1 显示了配置的 PDN 电源状态以及在状态之间变化所需的转换条件。此外，还显示了向硬件状态（如 SAFE RECOVERY 和 LP_STANDBY）的转换。硬件状态是固定器件功率有限状态机 (FSM) 的一部分，并在 TPS6594-Q1 数据表中进行了描述，具体请参阅Topic Link Label8。
图 6-1 可预配置有限状态机 (PFSM) 的任务状态和转换
当 PMIC 从 FSM 转换到 PFSM 时，将执行几个初始化指令来禁用 BUCK 和 LDO 稳压器上的残余电压检查。此外，还将设置 FIRST_STARTUP_DONE 位，并清除 VCCA OV 和 UV 掩码（在静态配置中设置，表 5-8）。执行这些指令后，PMIC 等待有效的开启请求，然后进入运行状态。各电源状态定义如下：
待机PMIC 由系统电源轨上的有效电源供电 (VCCA > VCCA_UV)。所有器件资源在待机状态下都会断电。在此状态下，EN_DRV 被强制为低电平。处理器处于关闭状态，没有电压域通电。请参阅Topic Link Label6.3.2序列说明。当出现错误且 PMIC 从 PFSM 任务状态退出并进入 FSM 状态时，也会进入待机状态。当该器件从 FSM 状态返回到 PFSM 时，第一个状态会是待机状态，这时所有其他资源全部断电并且 EN_DRV 被强制为低电平。在 PMIC 退出 PFSM 并进入 FSM 状态 SAFE_RECOVERY 之前，会执行Topic Link Label6.3.1中的序列。
运行PMIC 由有效电源供电。PMIC 功能齐全，可为所有的 PDN 负载供电。处理器已完成推荐的上电序列，MCU 和主处理器内的所有电压域均已通电。请参阅Topic Link Label6.3.5序列说明。
保持PMIC 由有效电源供电。当设置了 PMIC I2C_7 触发条件（DDR 保持）时，除了 LPDDR4 之外，3 个 SoC 电压域（vdds_ddr_bias、vdds_ddr 和 vdds_ddr_c）保持通电，而所有其他域关闭，以最大限度地降低系统总功耗。在此状态下，EN_DRV 被强制为低电平。请参阅Topic Link Label6.3.6序列说明。