ZHCU946 March   2022 DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , LP8764-Q1 , TDA4VM , TDA4VM-Q1 , TPS6594-Q1

 

  1.   PDN-1A 用户指南之使用 TPS6594-Q1 和 LP8764-Q1 PMIC 为 J721E 供电
  2.   商标
  3. 1引言
  4. 2器件版本
  5. 3处理器连接
    1. 3.1 电源映射
    2. 3.2 控制映射
  6. 4支持功能安全系统
    1. 4.1 达到 ASIL-B 系统要求
    2. 4.2 达到 ASIL-D 系统要求
  7. 5静态 NVM 设置
    1. 5.1  基于应用程序的配置设置
    2. 5.2  器件标识设置
    3. 5.3  BUCK 设置
    4. 5.4  LDO 设置
    5. 5.5  VCCA 设置
    6. 5.6  GPIO 设置
    7. 5.7  有限状态机 (FSM) 设置
    8. 5.8  中断设置
    9. 5.9  POWERGOOD 设置
    10. 5.10 其他设置
    11. 5.11 接口设置
    12. 5.12 多器件设置
    13. 5.13 看门狗设置
  8. 6可预配置的有限状态机 (PFSM) 设置
    1. 6.1 配置的状态
    2. 6.2 PFSM 触发条件
    3. 6.3 电源序列
      1. 6.3.1 TO_SAFE_SEVERE 和 TO_SAFE
      2. 6.3.2 TO_SAFE_ORDERLY 和 TO_STANDBY
      3. 6.3.3 ACTIVE_TO_WARM
      4. 6.3.4 ESM_SOC_ERROR
      5. 6.3.5 TO_ACTIVE
      6. 6.3.6 TO_RETENTION
  9. 7应用示例
    1. 7.1 初始化
    2. 7.2 在不同状态之间切换:运行和保持
      1. 7.2.1 运行
      2. 7.2.2 保持
    3. 7.3 进入和退出待机状态
    4. 7.4 进入和退出 LP_STANDBY 状态
    5. 7.5 运行时定制
  10. 8参考文献

电源映射

图 3-1 显示了所需的 PMIC 电源器件和处理器电压域之间的电源映射。在该配置中,两个 PMIC 均使用 3.3V 输入电压。对于功能安全应用,在 VCCA 之前有一个保护 FET 连接到主 PMIC 的 OVPGDRV 引脚,允许对 PMIC 的输入电源进行电压监控。

对于 SD 卡双电压 I/O 支持功能(3.3V 和 1.8V),包括一个分立式 LDO,即 TLV7103318-Q1。该 LDO 的使能引脚连接到 LP876411B4-Q1 PMIC 的 GPIO10。

此 PDN 使用五个分立式电源元件,其中两个是必备件,另外三个是可选件,具体取决于最终米6体育平台手机版_好二三四的特性。TPS22965-Q1 负载开关连接 VCCA_3V3 电源轨,以便为处理器 I/O 域提供受 OV 保护的 3.3V 电源。TPS62813-Q1 降压转换器为 LPDDR4 SDRAM 元件提供所需的 1.1V 电源。三个可选的分立式电源元件是 LDO。TLV3333-Q1 为 USB 提供 3.3V 电压。TLV7103318-Q1 为 SD 卡提供可选双电压。第三个 LDO 是 TLV73318-Q1,如果最终米6体育平台手机版_好二三四使用高安全性处理器类型并希望能够在板上对 Efuse 值进行编程,则可以使用该元件。如果不需要此特性,则可以省略此 LDO,并按照数据手册中的建议端接处理器引脚。

注: TPS65941213 的 FB_B3 上的 PMIC 电压监控器必须连接至 3.3V。对于主 PMIC 和辅助 PMIC,VMON_ABIST_EN=1。如果监控器启用时,3.3V 未连接到 FB_B3,则自检失败,设置 BIST_FAIL_INT 中断,并且器件会进入硬件 SAFE RECOVERY 状态(请参阅图 6-1),主处理器电压会被禁用。

图 3-1 显示只有 VDD1_LPDDR_1V8 和 VDD_DDR_1V1 与保持低功耗模式关联,并且仅 MCU 低功耗模式不可用。虽然不支持仅 MCU 模式,但 TPS65941213-Q1 稳压器根据 PDN-0C 在 MCU 和 SOC 电源轨组之间单独分组,如Topic Link Label5.7所述。默认情况下,任何 SOC 电源故障都会导致所有 SOC 稳压器关闭(包括 VDD_IO_3V3),而 MCU 导轨组稳压器保持开启。该序列将系统置于非功能状态。为了尽量减少发生这种情况的可能性,建议将所有 SOC 电源错误都映射到 MCU 电源错误触发条件。Topic Link Label7.1中提供了执行该映射所需的 I2C 命令。

TPS65941213-Q1 的 FB_B3 是 MCU_RAIL_GRP 的一部分,如Topic Link Label5.7中所述。通过将 TPS65941213-Q1 的 FB_B3 连接到 VDD_IO_3V3 电源轨,PMIC 会在 SOC 电源错误的情况下自动转换到安全状态,而无需将 SOC 电源错误映射到 MCU 电源错误触发条件。

图 3-1 电源连接

  • * VDD_CPU_AVS,启动电压为 0.8V,然后软件设置器件专用 AVS;0.68V – 0.72V。
  • ** 当 FB_B3 连接到 VCCA_3V3 时,对于每个 PMIC,SOC_RAIL_TRIG 必须设置为 MCU 电源错误。

表 3-1 确定了需要哪些电源来支持不同的系统特性。“有源 SoC”列中有一个额外的选项来包含或排除 VPP_x(EFUSE) 电源轨。TLV7103318-Q1 和 TLV73333-Q1(分别支持可选的 SD 卡和 USB 接口功能)由 LP876411B4-Q1 器件的 GPIO10 启用。这些选项是上电序列的一部分,如图 6-6 所示。

表 3-1 PDN 电源映射和系统特性
电源映射 系统特性(1)
器件 电源 电源轨 处理器和存储器域 有源 SoC DDR 保持 SD 卡 USB 接口
TPS65941213-Q1 BUCK123 VDD_CPU_AVS VDD_CPU R
FB_B3 VCCA_3V3(2) 不适用 R
BUCK4 VDD_MCU_0V85 VDDAR_MCU、VDD_MCU R
VDDAR_CORE、VDDAR_CPU
BUCK5 VDD_PHY_1V8 VDDA_1P8_PHYs R
UFS:VCCQ
LDO1 VDD1_DDR_1V8 Mem: VDD1 R R(3)
LDO2 VDD_IO_1V8 VDDSHV1_MCU (1.8V) R
VDDS_MMC0
八进制 SPI 闪存:VCC
eMMC:VCCQ
LDO3 VDA_DLL_0V8 VDDA_0P8_PLLs/DLLs R
LDO4 VDA_MCU_1V8 VDDA_x R
1.8V 模拟 CLK/PLL
LP876511B4-Q1 BUCK1234 VDD_CORE_0V8 VDD_CORE、VDDA_0P8_PHYs R
TPS22965-Q1 负载开关 VDD_IO_3V3 VDDSHV0_MCU、VDDSHV2_MCU R
VDDSHV0-4、VDDSHV6 (3.3V)
eMMC、VCC
UFS、VCC
TPS62813-Q1 BUCK VDD_DDR_1V1 VDDS_DDR_BIAS、VDDS_DDR_IO R R(4)
Mem: VDD2
TLV3333-Q1 LDO VDD_USB_3V3 VDDA_3p3_USB O R
TLV7103318-Q1 LDO VDD_SD_DV VDDSHV5(3.3V 或 1.8V) O R
TLV73318P-Q1 LDO VPP_EFUSE_1V8 VPP_x(EFUSE) O
“R”是必需的,而“O”是可选的。
将 FB_B3 连接到 VDD_IO_3V3_LS(为 VDD_IO_3V3 供电)是另一种连接方式。
当 FSM_I2C_TRIGGERS 寄存器中的 TRIGGER_I2C_7 被置位时,TPS65941213-Q1 的 LDO1 会保持开启。
TPS62813-Q1 由 LP876411B4-Q1 GPIO1 进行控制,并会在 FSM_I2C_TRIGGERS 中的 TRIGGER_I2C_7 被置位期间保持运行。