选项 3 用于差分 LVPECL 时钟。此配置省去了晶体滤波器。该选项使用与选项 2 相同的 EEPROM 配置，但在此例中，ADC 时钟引脚与 Y1N 和 Y1P 连接。此跳线设置使用时钟输出 Y1P 和 Y1N 从 CDCE72010 连接到时钟 ADC。该配置不建议用于 SNR 关键型应用程序。请注意，时钟频率不变。频率与时钟选项 2 相同。使用此选项的测试结果如图 2-4 中所示。