可通过 J10 输出连接器访问 LVDS 数字输出。必须在接收器端放置并联的 100Ω 端接电阻，以正确端接每个 LVDS 数据对。如果用户希望分析示波器或逻辑分析仪上的信号，就需要使用这些电阻。使用 TSW1400 板与高速数据转换器（专业版）软件，也可以快速评估 ADC 性能，这将在下一章节中说明。将 TSW1400 连接到 J10 后，它会自动端接 LVDS 输出。或者，ADS41xx/58B18 随附分线板，可将 LVDS 输出轻松连接到逻辑分析仪仓体。将此 LVDS 分线板连接到 J10 后，它也会正确端接 LVDS 输出。

ADS41xx 和在此 EVM 上评估的大多数其他 ADC 还可以选择以单端 CMOS 的形式输出数字并行数据。如果需要单端 CMOS，提供接头后连接器 J5 来实现 CMOS 输出。为了使用 J5 接头，必须安装 CMOS 缓冲器 U7 来代替一组 0Ω 电阻，默认情况下这些电阻将输出连至 LVDS 连接器 J10。