ZHCUA92D May   2022  – September 2023

 

  1.   1
  2.   摘要
  3.   商标
  4. 1前言:使用前必读
    1. 2.1 Sitara MCU+ Academy
    2. 2.2 如果您需要协助
    3. 2.3 重要使用说明
  5. 2套件概述
    1. 3.1 套件内容
    2. 3.2 关键特性
    3. 3.3 组件标识
    4. 3.4 BoosterPack
    5. 3.5 合规性
    6. 3.6 安全性
  6. 3电路板设置
    1. 4.1 电源要求
      1. 4.1.1 使用 USB Type-C 连接器的电源输入
      2. 4.1.2 电源状态 LED
      3. 4.1.3 电源树
    2. 4.2 按钮
    3. 4.3 引导模式选择
  7. 4硬件说明
    1. 5.1  功能框图
    2. 5.2  GPIO 映射
    3. 5.3  复位
    4. 5.4  时钟
    5. 5.5  存储器接口
      1. 5.5.1 QSPI
      2. 5.5.2 电路板 ID EEPROM
    6. 5.6  以太网接口
      1. 5.6.1 以太网 PHY #1 - CPSW RGMII/ICSSM
      2. 5.6.2 以太网 PHY #2 - CPSW RGMII/ICSSM
      3. 5.6.3 RJ45 连接器中的 LED 指示
    7. 5.7  I2C
    8. 5.8  工业应用 LED
    9. 5.9  SPI
    10. 5.10 UART
    11. 5.11 MCAN
    12. 5.12 FSI
    13. 5.13 JTAG
    14. 5.14 测试自动化接头
    15. 5.15 LIN
    16. 5.16 MMC
    17. 5.17 ADC 和 DAC
    18. 5.18 EQEP 和 SDFM
    19. 5.19 EPWM
    20. 5.20 BoosterPack 接头
    21. 5.21 引脚多路复用映射
  8. 5参考文献
    1. 6.1 参考文档
    2. 6.2 此设计中使用的其他 TI 组件
  9. 6Revision History

引导模式选择

AM263x 的引导模式由 DIP 开关 (SW1) 或测试自动化接头选择。当PORz 切换时,测试自动化接头使用 I2C 扩展缓冲器来驱动引导模式。表 3-6 展示了支持的引导模式。表 3-5 展示了每种引导模式的 DIP 开关配置。

GUID-20220429-SS0I-PT79-1K1N-KDPMPRPGKSSB-low.png图 3-6 引导模式 DIP 开关位置
表 3-5 引导模式选择
启动模式 SPI0_D0_pad (SOP3) SPI0_CLK_pad (SOP2) QSPI_D1 (SOP1) QSPI_D0 (SOP0)
QSPI (4S) - 四路读取模式 1 1 1 1
UART 1 1 1 0
QSPI (1S) - 单路读取模式 1 1 0 1
QSPI (4S) - 四路读取 UART 回退模式 1 0 1 1
QSPI (1S) - 单路读取 UART 回退模式 1 0 1 0
DevBoot 0 1 0 0
不受支持的引导模式 上文未定义的所有其他组合
表 3-6 支持的引导模式
引导模式/外设 引导介质/主机 注释
QSPI (4S) - 四路读取模式 QSPI 闪存 在四路读取模式下从 QSPI 闪存下载并引导 SBL。先尝试初级 SBL,如果初级 SBL 加载失败,则接着尝试次级 SBL。
UART 外部主机 从 UART 下载并引导 SBL。器件预期从 UART 获得 SBL。器件支持 XMODEM 协议以便通过 UART 进行下载。
QSPI (1S) - 单路读取模式 QSPI 闪存 在单路读取模式下从 QSPI 闪存下载并引导 SBL。先尝试初级 SBL,如果初级 SBL 加载失败,则接着尝试次级 SBL。
QSPI (4S) - 四路读取 UART 回退模式 QSPI 闪存/外部主机 在四路读取模式下从 QSPI 闪存下载并引导 SBL。先尝试初级 SBL,如果初级 SBL 加载失败,则接着尝试次级 SBL。如果次级 SBL 也失败,则通过 UART 接口从外部主机引导。
QSPI (1S) - 单路读取 UART 回退模式 QSPI 闪存/外部主机 在单路读取模式下从 QSPI 闪存下载并引导 SBL。先尝试初级 SBL,如果初级 SBL 加载失败,则接着尝试次级 SBL。如果次级 SBL 也失败,则通过 UART 接口从外部主机引导。
DevBoot 不适用 无 SBL。仅用于开发目的。