在图形发生器模式下，TSW14J58EVM 为受测的 DAC EVM 生成所需的测试图形。这些图形通过 USB 接口从主机 PC 发送到 TSW14J58。FPGA 将接收到的数据存储到板载 DDR4 存储器中。接着，存储器中的数据由 FPGA 读取，转换为 JESD204C_B 串行格式，然后传输到 DAC EVM。TSW14J58 能够以高达 24.5Gbps 的线路速率生成多达 1.536G 的 16 位样本的图形。

有一些可用的 GUI 附带若干现有的测试图形，可供立即下载。与 ADC 采集模式类似，DAC 图形发生器模式使用 .ini 文件将预先确定的 JESD204C_B 接口信息加载到 FPGA。