ADS8568 有多个静态数字配置引脚。引脚的逻辑状态将决定器件的运行。例如，PAR/SER 数字引脚将确定通信是并行模式还是串行模式。当 GUI 处于“硬件模式”时，这些引脚由 PHI 数字控制器自动控制。这些引脚上的逻辑电平可通过 J11 上的测试点进行监测，或如图 3-2 所示。其中一些数字控制引脚还具有电阻，可用于在不使用 PHI 控制器时配置逻辑电平。图 3-2 显示了静态逻辑配置。要将引脚设置为逻辑高电平，需要安装连接到 DVDD 的电阻器。要将输入设置为逻辑低电平，需要安装连接到 GND 的电阻器。需要注意的是，这些电阻器的配置在使用 PHI 时并不重要，因为它会将逻辑电平驱动到任何 GUI 设置。这些数字输入配置电阻器仅在 EVM 与 PHI 断开并与其他数字控制器一起使用时才起作用。

图 3-2 还显示了复位控制线的操作。此复位可由 PHI 控制器或按钮开关启动。请注意，RESET 是一个高电平有效信号，因此两个 RESET 信号应用于或功能，以便在按下按钮或 PHI 信号驱动为高电平有效时器件将被复位。

图 3-2 静态数字输入配置