图 4-1 至 图 4-6 显示了 TPS543320EVM 的电路板布局布线。EVM 的顶层以用户应用的典型方式布局。顶层、底层和内层为 2oz 覆铜。小尺寸 U1 电路仅占用大概 100mm² 的面积，如丝印上所示。

所有 TPS543320 需要的元件都放在顶层。输入去耦电容器、BP5 电容器和自举电容器全部放置在尽可能靠近 IC 的地方。此外，电压设定点电阻分压器元件保持靠近 IC。在输入端子附近，可使用一个额外的输入大容量电容器来限制从用于为电路板供电的电源进入转换器的噪声。电压设定点分压器、EN 电阻器、MODE 电阻器和 FSEL 电阻器等关键模拟电路均保持靠近 IC，并端接至顶层上的安静模拟接地 (AGND) 岛。

顶层包含 VIN、VOUT 和 SW 的主要电源迹线。顶层电源走线连接到电路板其他层的平面，并在电路板周围放置多个过孔。IC 的 PGND 引脚附近有多个过孔，有助于更大限度地提高热性能。每个 TPS543320 电路具有专用接地层，用作安静模拟接地，该接地层单点连接到主电源接地层。这种单点连接是使用过孔连接到内部接地层来完成的。最后，分压器网络连接到稳压点的输出电压，即顶层上的 V_OUT 覆铜区。

中间层 1 是一个较大的接地层，尽可能减小其布线，从而尽量减少接地层的切割。特别重要的是，要尽量减少 IC 附近接地层的切割，来帮助更大限度地减少噪声和提高热性能。

中间层 2 包含一个 VIN 覆铜区，用来将 TPS543320 电路连接到输入段子。每个 IC 下方还有一个 VIN 覆铜区，用于通过低阻抗连接将其 VIN 引脚连接在一起。该层还提供走线，将 FB 分压器连接到输出端。最后，通过 PGND 填充该层的其他区域。

底层主要用于另一个接地层。该层还为 U2 电路提供了额外的 VOUT 覆铜区。最后，负载瞬态电路放置在 EVM 侧。

图 4-1 顶部复合视图

图 4-3 顶层布局

图 4-5 中间层 2 布局

图 4-2 底部复合视图（仰视图）

图 4-4 中间层 1 布局

图 4-6 底层布局