ZHCUAR3 February 2023 LP8764-Q1 , TPS6594-Q1
#FIG_LMF_QHH_MQB 展示了处理器和 PMIC 器件之间的数字控制信号映射。为了使三个 PMIC 器件协同工作,这些 PMIC 必须建立一个 SPMI 通信通道。该 SPMI 使两个 TPS6594-Q1 能够同步其内部可预配置状态机 (PFSM),以便它们作为一个 PFSM 在所有电源和数字资源上运行。TPS6594-Q1 上的 GPIO_5 和 GPIO_6 引脚以及 LP8764-Q1 上的 GPIO_8 和 GPIO_9 引脚分配用于实现该功能。
从 PMIC 到处理器的其他数字连接提供错误监控、处理器复位、处理器唤醒和系统低功耗模式。已将特定的 GPIO 引脚分配给关键信号,以确保在低功耗模式下只有少数 GPIO 引脚保持工作时,器件能够正常工作。
“TPS6594-Q1 数字连接”所示的数字连接可实现一些系统特性,包括“仅 MCU 的 MCU 安全岛”和 DDR 保持模式、性能高达 ASIL-D 的功能安全以及符合标准的双电压 SD 卡运行。
PDN 信号 | 上拉电源轨 |
---|---|
H_MCU_INTn | VDD_MCUIO_1V8 |
H_MCU_PORz_1V8 | VDA_MCU_1V8 |
H_SOC_PORz_1V8 | VDA_MCU_1V8 |
H_DDR_RET_1V1 | VDD_DDR_1V1_REG |
H_WKUP_I2C0 | VDD_MCUIO_3V3 |
H_MCU_I2C0_SCL/SDA | VDD_MCUIO_3V3 |
请使用表 3-3 作为指南来了解每个 PDN 系统特性所需的 GPIO 分配。如果不需要所列出的特性,可以删除数字连接;但是,GPIO 引脚仍会按照显示的由 NVM 定义的默认功能进行配置。启动后,处理器可以重新配置未使用的 GPIO 以支持新功能。只要该功能仅在启动后才需要且默认功能不与正常操作产生任何冲突(例如,两个输出驱动同一网络),就可以对 GPIO 重新配置。有关功能安全相关连接如何帮助实现功能安全系统级目标的详细信息,请参阅GUID-D64CCBD4-435C-4C7C-9EB8-FB4BA8232AB5.html。
器件 | GPIO 映射 | 系统特性#GUID-D482FDF0-0588-4DAA-B617-A3C252ADE3C1 | |||||||
---|---|---|---|---|---|---|---|---|---|
PMIC 引脚 | NVM 功能 | PDN 信号 | 有源 SoC | 功能安全 | MCU - 仅 MCU 安全岛 | GPIO 保持 | DDR 保持 | SD 卡 | |
TPS65941120-Q1 | nPWRON/ ENABLE | 启用 | SOC_PWR_ON | R | |||||
INT | INT | H_MCU_INTn | R | ||||||
nRSTOUT | nRSTOUT | H_MCU_PORz_1V8 | R | R | |||||
SCL_I2C1 | SCL_I2C1 | H_WKUP_I2C0 | R | ||||||
SDA_I2C1 | SDA_I2C1 | H_WKUP_I2C0 | R | ||||||
GPIO_1 | SCL_I2C2 | H_MCU_I2C0_SCL | R | ||||||
GPIO_2 | SDA_I2C2 | H_MCU_I2C0_SDA | R | ||||||
GPIO_3 | nERR_SoC | H_SOC_SAFETY_ERRn | R | ||||||
GPIO_4 | LP_WKUP1#GUID-4B5F6C6A-A20C-4D57-9EE1-A30FEB46D006 | PMIC_FULL_ACTIVEn | R | R | |||||
GPIO_5 | SCLK_SPMI | PMICA_SCLK | R | ||||||
GPIO_6 | SDATA_SPMI | PMICA_SDATA | R | ||||||
GPIO_7 | nERR_MCU | H_MCU_SAFETY_ERRn | R | ||||||
GPIO_8 | DISABLE_WDOG | PMICA_GPIO8 | #GUID-6AC13799-EDB9-4F36-A043-A4C0EC83013D | #GUID-6AC13799-EDB9-4F36-A043-A4C0EC83013D | |||||
GPIO_9 | GPO | EN_MCU3V3IO | R | R | |||||
GPIO_10 | WKUP1 | PMICA_GPIO10/ H_PMIC_PWR_EN1 | O | ||||||
GPIO_11 | nRSTOUT_SOC | H_SOC_PORz_1V8 | R | ||||||
TPS65941421-Q1 | nPWRON/ENABLE | ENABLE | 未使用 | ||||||
nINT | nINT | H_MCU_INTn | |||||||
nRSTOUT | nRSTOUT | 未使用 | |||||||
SCL_I2C1 | SCL_I2C1 | H_WKUP_I2C0 | R | ||||||
SDA_I2C1 | SCL_I2C1 | H_WKUP_I2C0 | R | ||||||
GPIO_1 | GPO | 未使用#GUID-7845E0FD-DEE5-4204-9569-1DC02F1404BE | |||||||
GPIO_2 | GPI | 未使用#GUID-F1CADDC3-64C6-496A-B855-05A9EEDD09C8 | R | ||||||
GPIO_3 | GPO | EN_DDR_VDD1 | R | O | R | ||||
GPIO_4 | GPO | H_DDR_RET_1V1 | R | ||||||
GPIO_5 | SCLK_SPMI | PMICB_SCLK | R | ||||||
GPIO_6 | SDATA_SPMI | PMICB_SDATA | R | ||||||
GPIO_7 | GPI | 未使用#GUID-7845E0FD-DEE5-4204-9569-1DC02F1404BE | |||||||
GPIO_8 | GPI | 未使用#GUID-7845E0FD-DEE5-4204-9569-1DC02F1404BE | |||||||
GPIO_9 | GPO | EN_EFUSE_LDO#GUID-7845E0FD-DEE5-4204-9569-1DC02F1404BE | |||||||
GPIO_10 | WKUP2 | WK_MCU_ONLYn#GUID-7845E0FD-DEE5-4204-9569-1DC02F1404BE | O | ||||||
GPIO_11 | GPO | EN_3V3IO | R | ||||||
LP876411B5-Q1 | nINT | nINT | H_MCU_INTn | R | |||||
nRSTOUT | nRSTOUT | 未使用 | |||||||
SCL_I2C1 | SCL_I2C1 | H_WKUP_I2C0 | R | ||||||
SDATA_I2C1 | SDATA_I2C1 | H_WKUP_I2C0 | R | ||||||
GPIO_1 | GPIO_1 | 未使用 | |||||||
GPIO_2 | GPIO_2 | 未使用 | |||||||
GPIO_3 | GPIO_3 | 未使用 | |||||||
GPIO_4 | GPIO_4 | 未使用 | |||||||
GPIO_5 | GPIO_5 | 未使用 | |||||||
GPIO_6 | GPIO_6 | 未使用 | |||||||
GPIO_7 | GPIO_7 | 未使用 | |||||||
GPIO_8 | SCLK_SPMI | PMICC_SCLK | R | ||||||
GPIO_9 | SDATA_SPMI | PMICC_SDATA | R | ||||||
GPIO_10 | GPIO_10 | 未使用 |