LMK5B33216 有一个 XO 输入（XO 引脚），可接受分数 N APLL 的基准时钟。XO 输入决定了自由运行或保持模式下输出频率的精度和稳定性。对于 SyncE 或 IEEE 1588 等同步应用而言，XO 输入通常由符合应用频率精度和保持稳定性要求的低频 TCXO 或 OCXO 驱动。为了实现 DPLL 正常运行，XO 频率必须与使用此 XO 输入作为基准的任何 APLL 的 VCO 输出频率具有非整数频率关系。非整数关系应大于 0.05，远离整数边界（即大于 0.05 并小于 0.95）。如果将 LMK5B33216 配置为时钟发生器（未使用 DPLL），XO 频率可以与 APLL 输出频率具有整数关系。

LMK5B33216 的 XO 输入具有可编程片上输入终端和交流耦合输入偏置选项，可支持任何时钟接口类型。

图 3-9 XO 输入.