ZHCUAT6A february 2023 – august 2023 UCC14340-Q1 , UCC14341-Q1
1.2 引脚配置和功能
图 1-1 DWN 封装，36 引脚 SSOP（顶视图）
表 1-2 引脚功能
| 引脚 | 类型(1) | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| GNDP | 1、2、5、8、9、10、11、12、13、14、15、16、17、18 | G | VIN 的初级侧接地连接。引脚 1、2 和 5 是模拟地。引脚 8、9、10、11、12、13、14、15、16、17 和 18 是电源地。在覆铜上放置几个过孔以进行散热。 |
| PG | 3 | O |
低电平有效电源正常开漏输出引脚。当 (UVLO ≤ VVIN ≤ OVLO)、(UVP1 ≤ (VDD – VEE) ≤ OVP1)、(UVP2 ≤ (COM – VEE) ≤ OVP2)、TJ_Primary ≤ TSHUTPPRIMARY_RISE 以及 TJ_secondary ≤ TSHUTSECONDARY_RISE 时，PG 保持低电平 |
| ENA | 4 | I | 启用引脚。强制 ENA 为低电平会禁用器件。上拉至高电平以启用正常的器件功能。建议最大值为 5.5V。 |
| VIN | 6、7 | P | 初级输入电压。引脚 6 用于模拟输入，引脚 7 用于电源输入。对于引脚 7，将两个并联的 10µF 陶瓷电容器从电源 VIN 引脚 7 连接到电源 GNDP 引脚 8。在引脚 7 和引脚 8 附近连接一个 0.1µF 高频旁路陶瓷电容器。 |
| VEE | 19、20、21、22、23、24、25、26、27、30、31、36 | G |
用于 VDD 和 COM 的次级侧参考连接。VEE 引脚用于高电流返回路径。 |
| VDD | 28、29 | P | 来自变压器的次级侧隔离式输出电压。在 VDD 和 VEE 之间连接一个 2.2µF 和一个并联的 0.1µF 陶瓷电容。0.1µF 陶瓷电容是高频旁路，必须靠近 IC 引脚。可以使用 4.7µF 或 10µF 陶瓷电容器代替 2.2µF，以便进一步降低输出纹波电压。 |
| RLIM | 32 | P | 第二个次级侧隔离式输出电压电阻，用于限制从 VDD 到 COM 节点的拉电流和从 COM 到 VEE 的灌电流。在 RLIM 和 COM 之间连接一个电阻以调节 (COM – VEE) 电压。 |
| FBVEE | 33 | I | 反馈 (COM – VEE) 输出电压检测引脚用于调整输出 (COM – VEE) 电压。在 COM 和 VEE 之间连接一个电阻分压器，使中点连接到 FBVEE，调节时的等效 FBVEE 电压为 2.5V。在低侧反馈电阻并联一个 330pF 陶瓷电容，用于高频去耦。用于高频旁路的 330pF 陶瓷电容器必须紧挨着顶层或底层（两层通过过孔连接）的 FBVEE 和 VEEA IC 引脚。 |
| FBVDD | 34 | I | 反馈 (VDD – VEE) 输出电压检测引脚用于调整输出 (VDD – VEE) 电压。在 VDD 和 VEE 之间连接一个电阻分压器，使中点连接到 FBVDD，调节时的等效 FBVDD 电压为 2.5V。在低侧反馈电阻并联一个 330pF 陶瓷电容，用于高频去耦。用于高频旁路的 330pF 陶瓷电容器必须紧挨着顶层或底层（两层通过过孔连接）的 FBVDD 和 VEEA IC 引脚。 |
| VEEA | 35 | G | 用于噪声敏感模拟反馈输入、FBVDD 和 FBVEE 的次级侧模拟检测参考连接。将低侧反馈电阻和高频去耦滤波电容连接到靠近 VEEA 引脚和各自的反馈引脚 FBVDD 或 FBVEE。连接到次级侧栅极驱动最低电压基准 VEE。使用单点连接并将高频去耦陶瓷电容器靠近 VEEA 引脚放置。 |
(1) P = 电源，G = 地，I = 输入，O = 输出