默认情况下，EVM 配置为使用外部时钟选项。用户为 ADC 采样时钟（J10 处的 DEVCLK）以及馈入 LMK04828 并用于时钟分配模式的参考时钟（J17 处的 REF CLK）提供外部时钟信号，并提供 FPGA 参考时钟、FPGA SYSREF 信号和 ADC SYSREF 信号。如果需要进行相干采样，则必须使用外部时钟。图 7-1 显示了使用外部时钟选项的方框图。

EVM 可配置为使用外部时钟，步骤如下（请参阅图 7-4）：

1. 修改硬件：
   1. 移除 R171 和 R174 并安装 C2 和 C3。
   2. 移除 C52 和 C306 并安装 C60 和 C61。
   3. 安装跳线 J13

图 7-1 ADC12DJ5200RFEVM/SEEVM 时钟系统方框图