ZHCUAU5 march   2023 AM68A , AM69 , AM69A , TDA4AH-Q1 , TDA4AL-Q1 , TDA4AP-Q1 , TDA4VE-Q1 , TDA4VH-Q1 , TDA4VL-Q1 , TDA4VP-Q1 , TPS6594-Q1

 

  1.   PDN-3A、PDN-3B、PDN-3F 用户指南之使用 TPS6594133A-Q1 PMIC 为 Jacinto J784S4 或 J721S2 供电
  2.   商标
  3. 1简介
  4. 2处理器连接
    1. 2.1 电源映射
    2. 2.2 控制映射
  5. 3支持功能安全系统
    1. 3.1 达到 ASIL-B 系统要求
    2. 3.2 达到 ASIL-D 系统要求
  6. 4静态 NVM 设置
    1. 4.1  基于应用程序的配置设置
    2. 4.2  器件标识设置
    3. 4.3  BUCK 设置
    4. 4.4  LDO 设置
    5. 4.5  VCCA 设置
    6. 4.6  GPIO 设置
    7. 4.7  有限状态机 (FSM) 设置
    8. 4.8  中断设置
    9. 4.9  POWERGOOD 设置
    10. 4.10 其他设置
    11. 4.11 接口设置
    12. 4.12 多器件设置
    13. 4.13 看门狗设置
  7. 5可预配置的有限状态机 (PFSM) 设置
    1. 5.1 配置的状态
    2. 5.2 PFSM 触发条件
    3. 5.3 电源序列
      1. 5.3.1 TO_SAFE_SEVERE 和 TO_SAFE
      2. 5.3.2 TO_SAFE_ORDERLY 和 TO_STANDBY
      3. 5.3.3 ACTIVE_TO_WARM
      4. 5.3.4 ESM_SOC_ERROR
      5. 5.3.5 PWR_SOC_ERROR
      6. 5.3.6 MCU_TO_WARM
      7. 5.3.7 TO_MCU
      8. 5.3.8 TO_ACTIVE
      9. 5.3.9 TO_RETENTION
  8. 6应用示例
    1. 6.1 初始化
    2. 6.2 在不同状态之间切换:运行、仅 MCU 和保持
      1. 6.2.1 运行
      2. 6.2.2 仅 MCU
      3. 6.2.3 保持
    3. 6.3 进入和退出待机状态
    4. 6.4 进入和退出 LP_STANDBY 状态
  9. 7参考文献

电源映射

PDN-3x 基础电源资源包括 TPS6594133A-Q1 PMIC、两个高电流功率级(HCPS-A 和 HCPS-B)、两个 TPS389006004-Q1 安全电压监控器、两个 TPS74501P-Q1 LDO 和一个 TPS622965-Q1 负载开关。处理器 CPU 和 CORE 电源轨分别由 HCPS-A 和 HCPS-B 供电。每个 HCPS 由一个或多个可堆叠的 TPS6287xY1-Q1 降压转换器组成。有关基于 JS84S4 或 J721S2 处理器类型的推荐 HCPS 配置,请参阅表 2-1。PMIC 具有内置的输入电源电压电平检测功能,使其能够使用 3.3V 或 5V 系统输入电压。如果系统确实使用 5V 输入,则根据总体系统需求,用于为处理器提供 3.3V IO 信号的负载开关需要替换为降压转换器或 LDO。

表 2-1 CPU 和 CORE 电源资源
处理器HCPS - A(CPU 电源)HCPS - B(CORE 电源)
J784S43 x TPS62873Y1 - Q12 x TPS62873Y1 - Q1
J721S21 x TPS62873Y1 - Q12 x TPS62871Y1 - Q1

对于功能安全应用,PMIC 可满足大多数关键要求;有关更多详细信息,请参阅 TPS6594 数据表。此外,在 VCCA 之前有一个保护 FET 连接到 PMIC 的 OVPGDRV 引脚,允许对输入电源进行电压监控。两个 TPS389006004-Q1 安全电压监控器 (SVS) 用于根据功能安全系统(支持 ASIL-B/D)的要求,对所有分立式电源电压进行 OV/UV 监控。

图 2-1 显示了以下 PDN-3A 电源映射:为 J784S4 或 J721S2 处理器平台(SoC、Flaxh 和 LPDDR4 存储器、电源器件)提供基础特性以及所有可选特性,包括三种处理器低功耗模式(仅 MCU、GPIO 保持和 DDR 保持)和三种可选特性(UHS-I SD 卡、USB2.0 接口和 HS 电子保险丝编程)。图 2-2 描述了以下 PDN-3F 电源映射:仅使用 PDN-3x 基础电源器件来支持基本特性集(ASIL-D 安全功能系统、MCU 和主电源隔离、MCU 安全岛、仅 MCU 低功耗模式、双电压 1.8V/3.3V IO 信号、四个 LPDDR4 存储器、OSPI 引导闪存和 eMMC 存储闪存)。

GUID-20230131-SS0I-WTCC-CCV4-T6C38L22JPTD-low.svg图 2-1 PDN-3A 电源连接 - 完整特性

GUID-20230131-SS0I-9THF-XWPD-FQFZJNMQQBNH-low.svg图 2-2 PDN-3F 电源连接 - 简化特性

表 2-2 确定支持 PDN-3A 全功能系统所需的电源器件和电源轨。如果不需要某项功能,则可以移除电源器件和电源轨,但处理器输入电源必须连接到另一个类似电压和类型的电源轨,因为所有电源都需要通电才能实现完全有效运行。表 XYZ 提供了有关将处理器输入电源分组到基础电源轨的指南,如果不需要三种低功耗模式或各种可选功能中的任何一种,可以参考该表。通过按照此指南调整全功能 PDN-3A 方案,可以实现其他 PDN-3x 型号 (x = B/C/D/E/F),从而支持 PDN-3A 和 PDN-3F 之间具有不同功能集的终端米6体育平台手机版_好二三四。

表 2-2 PDN-3A 电源映射与系统特性
电源映射系统特性(1)
器件电源电源轨处理器和存储器域有源 SoC仅 MCUDDR 保持GPIO 保持SD 卡EFUSEUSB
TPS6594133A-Q1BUCK12VDD_DDR_1V1VDDS_DDR、VDDS_DDR_C3:0RR
Mem: VDD2、VDDQ
BUCK3

VDD_RAM_0V85

VDDAR_CORE、VDDAR_CPUR
BUCK4VDD_IO_1V8

VDDS_MMC0

R
BUCK5VDD_MCU_0V85VDD_MCU、VDDAR_MCURR
LDO1VDD_MCUIO_1V8VDDSHV1_MCURR
LDO2

VDD_MCUIO_3V3

VDDSHV2_MCURR
LDO3VDA_DLL_0V8VDDA_0P8_PLL_DDR3:0、VDDA_0P8_DLL_MMC0R
LDO4VDA_MCU_1V8VDDA_MCU_PLLGRP0、VDDAMCU_TEMP、VDDA_POR_WKUP、VDDA_WKUP、VDDA_ADC1:0RR
TPS22965-Q1负载开关 AVDD_IO_3V3VDDSHV0、VDDSHV2R
TPS22965-Q1负载开关 BVDD_MCU_GPIORET_3V3VDDSHV0_MCURRR
CPU PWR HCPS-AHCPS-AVDD_CPU_AVSVDD_CPUR
CORE PWR HCPS-BHCPS-B

VDD_CORE_0V8

VDD_CORE、VDD_WAKE0、VDDA_0p8_CSIRX、VDDA_0P8_DSITX、VDDA_0P8_DSITX_C、VDDA_0P8_SERDES、VDDA_0P8_SERDES_C、

VDDA_0P8_USB、VDDA_0P8_UFS

R
TLV73318P-Q1LDO-GVPP_EFUSE_1V8

VPP_x(EFUSE)

R
TLV3333-Q1LDO-FVDD_USB_3V3VDDA_3P3_USBRR
TLV7103318-Q1LDO-EVDD_SD_DVVDDSHV5(3.3V 或 1.8V)RR
TPS74501P-Q1LDO-D

VDD1_DDR_1V8

Mem: VDD1RR
TPS74501P-Q1LDO-C

VDD_MCU_GPIORET_0V8

VDD_MCU_WAKE1

RRR

TPS74501P-Q1

LDO-B

VDA_PHY_1V8

VDDA_1P8_CSI_RX、VDDA_1P8_DSITX、VDDA_1P8_SERDES、VDDA_1P8_USB、VDDA_1P8_UFS

R
TPS74501P-Q1LDO-A

VDA_PLL_1V8

VDDA_OSC1、VDDA_PLLGRP13:0、VDDA_TEMP4:0

R
“R”是必需项。

表 2-3 用于移除功能的电源器件调整
要移除的特性要移除的电源器件和电源轨新电源映射
HS SoC EFUSE 编程分立式 LDO-G:VPP_EFUSE_1V8SoC:VPP → 无连接
兼容 USB 2.0 数据眼分立式 LDO-F:VDA_USB_3V3SoC:VDDA_3P3_USB → 滤波后的 VDD_IO_3V3
符合标准的高速 SD 卡分立式 LDO-E:VDD_SD_DVSoC:VDDSHV5 → VDD_IO_3V3 或 VDD_IO_1V8
DDR 保持低功耗模式分立式 LDO-D:VDD1_DDR_1V8LPDDR4:VDD1 → VDD_IO_1V8
MCU GPIO 保持低功耗模式分立式 LDO-C:VDD_MCU_GPIORET_0V8SoC:VDD_MCU_WAKE1 → VDD_MCU_0V85
分立式 LDSW-B:VDD_MCU_GPIORET_3V3SoC:VDDSHV0_MCU → VDD_MCUIO_3V3 或 VDD_MCUIO_1V8
分立式 SVSPMIC:GPIO10 上拉至 VCCA_3V3