图 3-1 显示了 ADS127L21EVM 和 PHI 之间的数字连接。ADS127L21 ADC 在模式 1（CPOL = 0，CPHA = 1）中使用 SPI 串行通信。由于串行时钟 (SCLK) 频率可高达 50MHz，ADS127L21EVM 在 SPI 信号之间提供 10Ω 电阻以帮助实现信号完整性。通常，在高速 SPI 通信中，快速信号边沿会导致过冲；这些 10Ω 电阻会减慢信号边沿速率，以更大限度减少信号过冲。J2 提供测试点来测量数字信号。

图 3-1 与 PHI 和测试点上数字信号的连接