ZHCUAY4 april 2023 ADS8354
5.1 默认跳线设置
图 5-1 显示了丝印图，其中详细介绍了 ADS8354EVM-PDK 的跳线位置。
图 5-1 ADS8354EVM-PDK 跳线位置表 5-1 列出了每个跳线的功能和默认配置。
表 5-1 默认跳线配置
| 参考标识符 | 默认配置 | 说明 |
|---|---|---|
| JP1、JP2、JP3、JP4 | 进行中 | 使用这些跳线的引脚 1 作为备用位置，为 ADS8354 的 ADC A 和 ADC B 提供模拟输入。 |
| JP5，JP6 | 闭合 | 用于将 VREF 或 VREF/2 馈入驱动 THS4561 共模电压 (VOCM) 引脚的 OPA320 输入的跳线。有关更多详细信息，请参阅节 7.3。 |
| JP7，JP8 | 开路 | 将这些引脚短接以使用 REF6025 外部基准电压。有关更多详细信息，请参阅节 4.2。 |
| JP9 | 已关闭 [1-2] | 默认情况下，AVSS（THS4561 的负电源轨）设置为 LM7705 生成的 –232mV 电源。短接 JP9[2-3] 可将 AVSS 设置为 GND。 |
| JP10 | 闭合 | 用于将 GND 或 5.5V 馈入 LM7705 的关断 (SD) 引脚的跳线。默认情况下，GND 用于将 SD 引脚保持在低电平，因此 LM7705 器件处于开启状态。有关更多详细信息，请参阅 LM7705 数据表。 |