图 3-2 展示了所有 ADC 连接。每个电源和基准连接都有一个 100nF 的去耦电容。将这些电容尽可能靠近 ADC 引脚放置，并确保每个元件都与 GND 平面具有低阻抗连接。

ADC 的每个数字引脚都有一个 49.9Ω 的串联电阻器。这些电阻会让数字信号的边缘变得平滑，以更大限度减少过冲和振铃。在串行时钟 (SCLK) 布线上，电阻器最重要，因为 SCLK 信号最快能以 8 MHz 的速度切换。尽管对其他引脚上的电阻没有严格要求，但这些元件可包含在最终设计中，以提高数字信号完整性。

上拉电阻 R8、R9、R10 和 R11 在未驱动时，可分别防止 CS、START、RESET 和 PWDN 悬空。测试点 TP4 和接地端的差分电压是 ADC 使用的基准电压。

图 3-2 ADS1258EVM ADC 电源去耦以及模拟和数字连接