该参考设计中有两个以太网子系统。一个子系统包含四个 DP83TD510E 以太网 PHY，支持单线对以太网。第二个子系统包含一个 DP83867 器件，支持用于云连接的千兆位以太网，请参阅图 3-5。

图 3-5 网关板上的以太网子系统和时钟

全部五个 PHY 的 MAC 至以太网 PHY 连接都通过 RGMII 实现的。RGMII 可用于 1000Mbps 速度以及 10Mbps 速度。MAC 支持在 RGMII 时钟线上以适当的速度向以太网 PHY 发送数据。

五个 MAC 集成到 AM6442 微处理器中。五个 MAC 中有四个位于工业通信子系统 (ICSS) 外设中。第五个 MAC 端口位于 CPSW 外设中。在 Linux 操作系统中，所有 MAC 都可以作为网络接口进行访问。

DP83867 千兆位以太网 PHY 配置为 MDIO 地址 1。RGMII 接口连接到 AM6442 处理器的 CPSW 外设。DP83867 还连接到 CPSW 的 MDIO、MDC 接口。千兆位以太网端口使用标准 RJ45 以太网连接器。RJ45 连接器中的两个 LED 显示 PHY 的链路建立和接收或传输活动状态。

DP83TD510E PHY 配置为使用 MDIO 地址 0 和 1。四个以太网 PHY 中的两个连接到 ICSS0，其余两个器件连接到 ICSS1。两个 PHY 中每一个 PHY 的 MDIO 和 MDC 线都连接到相应的 ICSS0 或 ICSS1 外设。对于 SPE 端口，有两个并联的连接器选项：Phoenix Contact SPE-T1 连接器或 Wurth Electronics 的标准螺丝接线端子。每个 SPE 端口具有三个 LED，用于指示 PHY 链路状态（短距离和长距离）以及接收或传输活动。

在 PHY 的 MDI 路径内，PoDL 耦合到 MDI 路径。

25MHz 时钟源由 25MHz BAW 振荡器 LMK6CE 生成。该 25MHz 时钟被馈送到具有多达 6 个输出的 LMK1C1106 LMCMOS 时钟缓冲器中。这些 25MHz 输出连接到五个以太网 PHY。