ZHCUB51 june 2023
图 3-4 描述了开关和连接器及其各自的位置。备注:DMD EVM 电路板、APPS FPGA 电路板、电源(和电缆)与 USB 电缆不包含在本模块中。
连接器参考 | EVM 功能 | 说明或用途 |
---|---|---|
SW1 | Apps FPGA 复位开关 | 瞬时触点开关,用于复位在连接的 AMD Xilinx VC-707 EVM 上运行的 Apps FPGA GUI 代码。松开后,Apps FPGA 从复位启动。 |
SW2 | 8 位置 Apps FPGA 选项 DIP 开关 | 用于选择 Apps FPGA 选项:
注: 连接到 SW2 的输入在处于“OFF”位置 [逻辑 1] 时,通过上拉电阻器拉至高电平,在处于“ON”位置 [逻辑 0] 时,拉至低电平。当开关处于“OFF”位置 [逻辑 1] 时,位置 0 和 1 不启用;当开关处于“ON”位置 [逻辑 0] 时,位置 2、3 和 7 不启用。 |
SW3 | DMD 锁定 | 关断此开关会发出 PWR_FLOAT 命令并锁定 DMD 和中断 DLPC910 逻辑。 注: 在使用 SW4 禁用电源之前关断此开关,在使用 SW4 启用电源之前导通此开关。 SW3 关断后,需要使用 SW4 进行完整的下电上电才能恢复运行。 |
SW4 | 电源启用开关 | 启用 DLPLCRC910EVM 上的电源。 注: 在启用电源之前导通 SW3 (PWR_FLOAT - DMD Park),在禁用电源之前关断 SW3。 |
J1 | Micro USB B 连接器 | 从运行 DLPC910 GUI 的 PC 连接 USB 电缆。 |
J2 | 外部 I2C PMBUS | I2C 连接器。 |
J3 | Apps FPGA 测试点 0 - 7 | Apps FPGA 连接的测试点:
|
J4 | 外部 PMBUS | PMBUS 连接器仅用于 TI 开发和测试。 |
J5 | Prom 地址选择 | 用于 USB 固件加载的 Prom 地址选择 [默认地址 001 - 未填充;地址 011 - 已填充]。 |
J6 | USB GPIO B0 - B7 | USB GPIO 接头:
这些引脚可供客户定义或将来使用。 |
J7 | DCLKIN 速度选择引脚 1 | SPEED_SEL_1 与 J11 (SPEED_SEL_0) 结合使用以选择 400MHz 或 480MHz 运行。路由到 Apps FPGA。 配置:
注: DLPLCR65FLQEVM 不能在 480MHz 下运行。 |
J8 | DMD EVM 电路板 HPC FMC 连接器 | 用于连接 DLPLCR65FLQEVM、DLPLCR90XEVM 或 DLPLCR90XUVEVM。 |
J9 | DLPC910 测试点 8 - 15 | DLPC910 连接的测试点:
保留用于 TI 内部测试和调试。 |
J10 | DLPC910 I2C 地址选择器跳线 | 选择 DLPC910 I2C 地址:
|
J11 | DCLKIN 速度选择引脚 0 | SPEED_SEL_0 与 J7 (SPEED_SEL_1) 结合使用以选择 400MHz 或 480MHz 运行。路由到 Apps FPGA。 配置:
注:
DLPLCR65FLQEVM 不能在 480MHz 下运行。 尽管 DLP9000X 和 DLP9000XUV 以 400MHz 的频率运行,但仅 480MHz 运行进行了充分验证。 |
J12 | VSP 启用(不再使用) | 不再使用此跳线。 |
J13 | DLPC910 测试点 0 - 7 | DLPC910 连接的测试点:
保留用于 TI 内部测试和调试。 |
J14 | +12VDC 6 引脚电源连接器(备用) | EVM 电源备用输入。[引脚 1、2、3 = GND;引脚 4、5、6 = +12VDC] 请参阅节 7.1。 |
J15 | +12VDC 电源输入 | EVM 电源输入。[引脚 1 = +12VDC;引脚 2、3 = GND] 请参阅节 7.1。 |
J16 | REV_SEL_0 | DLPR910 配置 Prom 版本选择跳线。REV_SEL_1 保持低电平。
|
J17 | JTAG 连接器 | 用于将 JTAG 编程器连接到 DLPR910 的 JTAG 接头。 |
J18 | 闪存配置连接器 | SPI 闪存编程连接器。 |
J19、J20、J21 | +12VDC 外部风扇连接器 | 2 引脚 +12VDC 风扇连接器 [引脚 1 = GND,引脚 2 = +12VDC] |
J22 | Apps FPGA 复位跳线 | 跳线 22 可防止 SW1 将连接的 AMD Xilinx VC-707 EVM 上的 Apps FPGA 拉入复位状态。
|
J500 | Apps FPGA FMC 连接器 1 | DLPC910 连接到 Apps FPGA,USB 并行接口连接到 Apps FPGA 400 引脚 FMC 连接器。 |
J501 | Apps FPGA FMC 连接器 2 | DLPC910 连接到 Apps FPGA 400 引脚 FMC 连接器。 |