ZHCUBI1 November 2023
2.2.2 配置控制引脚
LMK3H0102 具有多个用于配置 POR 时的运行模式和初始设置的外部控制引脚。图 3-3 展示了如何通过跳线配置 LMK3H0102 控制引脚。
图 2-3 LMK3H0102EVM 控制跳线REF_CTRL、OE、OTP_SEL0/SCL 和 OTP_SEL1/SDA 引脚都是两电平引脚，可以通过跳线拉至高电平或低电平。此外，可以通过 TICS Pro 软件来控制 REF_CTRL 和 OE 引脚，以设置引脚电压。
除了可通过软件控制外，FMT_ADDR 引脚还可连接至 VDD、GND、SCL 或 SDA - 所有这些选项均可使用 J5 跳线实现。
LMK3H0102 控制引脚根据运行模式执行不同的功能。
| 元件 | 名称 （类型） | 说明 | |
|---|---|---|---|
| J1 | REF_CTRL （2 电平输入） | REF_CTRL 引脚 REF_CTRL 状态在 POR 时被采样并确定运行模式。 | |
| REF_CTRL 状态 | 工作模式 | ||
HI：连接引脚 1 和 2 | OTP 模式 OTP_SEL0 和 OTP_SEL1 引脚在启动时被采样，以确定要加载的 OTP 页面 | ||
LO：连接引脚 5 和 6 悬空（默认设置） | I2C 模式 FMT_ADDR 引脚在发生第一个 I2C 事务时被采样，以确定器件的 I2C 地址 | ||
| 软件：连接引脚 3 和 4 | 引脚状态由软件控制。 如果要使用外部 VDD 源通过 TICS Pro 设置引脚状态以在下电上电时快速在 I2C 模式和 OTP 模式之间切换，可以使用该选项 | ||
| J2 | OE （2 电平输入） | OE 引脚 OE 引脚控制输出使能，并且无论启动模式如何，都具有相同的功能。 该引脚的默认行为是低电平有效；可以在向导中将其更改为高电平有效。 | |
| OE 状态 | 工作模式 | ||
HI：连接引脚 1 和 2 | 禁用时钟输出。 | ||
LO：连接引脚 5 和 6（默认） | 启用时钟输出。 如果在软件中禁用时钟输出，则输出保持禁用状态。 | ||
| 软件：连接引脚 3 和 4 | 引脚状态由软件控制 | ||
| J3 和 J4 | OTP_SEL0 | OTP_SEL0 引脚 OTP_SEL0 和 OTP_SEL1 引脚控制启动时从 EFUSE 加载到有效器件寄存器中的 OTP 页面。 | |
OTP_SEL1 OTP_SEL0 | OTP 页面 | ||
LO：连接 J7 引脚 2 和 3 LO：连接 J3 引脚 2 和 3 | |||
LO：连接 J7 引脚 2 和 3 HI：连接 J3 引脚 1 和 2 | |||
HI：连接 J7 引脚 1 和 2 LO：连接 J3 引脚 2 和 3 | |||
HI：连接 J7 引脚 1 和 2 HI：连接 J3 引脚 1 和 2 | |||
将 J7 引脚 2 连接到 J6（默认） 将 J3 引脚 2 连接到 J4（默认） | 通过电阻器拉至高电平。 | ||
| J5 | FMT_ADDR | FMT_ADDR 引脚 在 LMK3H0102V33 默认配置中，默认忽略 FMT_ADDR 引脚。可以填充具有自定义配置的器件，此时 R9[8] = 1。在这种情况下，FMT_ADDR 引脚设置 OUT[1:0] 的输出格式。 | |
| FMT_ADDR 状态 | 输出格式 | ||
HI：连接 J5 引脚 1 和 2（默认） | LP-HCSL 85Ω 端接 | ||
| LO：连接 J5 引脚 9 和 10 | LP-HCSL 100Ω 端接 | ||
| 软件：连接 J5 引脚 7 和 8 | 使用 TICS Pro 拉至高电平或低电平 | ||
| OTP_SEL0：连接 J5 引脚 3 和 4 | 匹配 OTP_SEL0 引脚的状态 | ||
| OTP_SEL1：连接 J5 引脚 5 和 6 | 匹配 OTP_SEL1 引脚的状态 | ||
| J6 和 J7 | OTP_SEL1 | OTP_SEL1 引脚 请参阅 OTP_SEL0 引脚 | |
| J22 | LVL_SFT | 在 OTP 模式下将 J22 引脚 2 和 3 连接在一起。 | |
| 元件 | 名称 （类型） | 说明 | |
|---|---|---|---|
| J1 | REF_CTRL （2 电平输入） | REF_CTRL 引脚 REF_CTRL 状态在 POR 时被采样并确定运行模式。 | |
| REF_CTRL 状态 | 工作模式 | ||
HI：连接引脚 1 和 2 | OTP 模式 OTP_SEL0 和 OTP_SEL1 引脚在启动时被采样，以确定要加载的 OTP 页面 | ||
LO：连接引脚 5 和 6 悬空（默认，内部下拉电阻器） | I2C 模式 FMT_ADDR 引脚在发生第一个 I2C 事务时被采样，以确定器件的 I2C 地址 | ||
| 软件：连接引脚 3 和 4 | 引脚状态由软件控制 如果要使用外部 VDD 源通过 TICS Pro 设置引脚状态以在 POR 时快速在 I2C 模式和 OTP 模式之间切换，可以使用该选项 | ||
| J2 | OE （2 电平输入） | OE 引脚 OE 引脚控制输出使能，并且无论启动模式如何，都具有相同的功能。 该引脚的默认行为是低电平有效；可以通过软件将其更改为高电平有效。 | |
| OE 状态 | 工作模式 | ||
HI：连接引脚 1 和 2 | 禁用时钟输出。 | ||
LO：连接引脚 5 和 6（默认） | 启用时钟输出。 如果在软件中禁用时钟输出，则输出保持禁用状态。 | ||
| 软件：连接引脚 3 和 4 | 引脚状态由软件控制 | ||
| J3 和 J4 | SCL | SCL 引脚 SCL 和 SDA 引脚控制器件的 I2C 接口。如果 VDD 为 1.8V，则使用 J22 将逻辑高电压电平转换至 1.65V，以防止器件损坏。SCL 是 I2C 时钟，SDA 是 I2C 数据。 | |
|
SCL SDA | I2C Configuration | ||
|
将 J3 引脚 2 连接到 J4（默认） 将 J7 引脚 2 连接到 J6（默认） |
SCL 连接到 USB2ANY SDA 连接到 USB2ANY | ||
所有其他状态 | I2C 断开连接 | ||
| J5 | FMT_ADDR | FMT_ADDR 引脚 在 I2C 模式下，I2C 地址根据发生第一个 I2C 事务时 FMT_ADDR 引脚的状态被锁存。 | |
| FMT_ADDR 状态 | I2C 地址 | ||
HI：连接 J5 引脚 1 和 2 （默认） | 0x69 | ||
| LO：连接 J5 引脚 9 和 10 | 0x68 | ||
| SCL：连接 J5 引脚 3 和 4 | 0x6A | ||
| SDA：连接 J5 引脚 5 和 6 | 0x6B | ||
| 软件：连接 J5 引脚 7 和 8 | I2C 地址由软件控制，在发生第一个 I2C 事务时被锁存 | ||
| J6 和 J7 | SDA | SDA 引脚 请参阅 SCL 引脚 | |
| J22 | LVL_SFT | I2C 电平转换引脚 该引脚的状态决定 I2C 电平转换器是否启用。 默认未安装 R6 和 R9。 | |
| LVL_SFT 状态 | 电平转换操作 | ||
HI：连接 J22 引脚 1 和 2（默认） | 电平转换器有效 | ||
LO：将 J22 引脚 2 和 3 连接在一起 | 电平转换器无效 必须安装 R6 和 R9 | ||