建议在 LMG3422R030 IN 引脚上添加一个输入低通滤波器，以帮助提高对瞬态开关噪声的抗扰度。此设计使用 3MHz 输入低通滤波器，其中顶部为 R10 (100Ω) 和 C10 (560pF)，底部为 R20 和 C48。为了实现良好的传播延迟匹配，建议使用容差为 5% 或更佳的电容器。时间常数，尤其是电容，高于 LMG3422R030 数据表推荐的 100Ω 和 22pF，从而进一步提高了系统在超高开关电流下的瞬态噪声抗扰度。在测试期间根据系统需求进行调整。

本设计中导通和关断的有效传播延迟是 LMG3422R030 的 1.9V（典型值）正向输入阈值电压和 1V（典型值）负向输入阈值电压的函数。方程式 1 和方程式 2 显示了假设存在 5V CMOS 逻辑 PWM 信号时的有效信号延迟。

除了根据方程式 1 和方程式 2 确定的通过输入滤波器的 PWM 信号延迟外，LMG3422R030 还具有导通延迟和关断延迟，具体取决于配置的压摆率。在 30V/ns 压摆率配置下，LMG3422R030 的典型导通延迟约为 75ns，而关断延迟约为 44ns。因此，PWM 信号到开关节点电压的有效导通延迟约为 102ns，有效关断延迟约为 134ns。由于有效导通延迟比关断延迟短 32ns，因此在配置由 MCU 的 PWM 模块生成的互补 PWM 死区时间时，必须考虑到这一点。

在此设计中，TMS320F28379D MCU 配置为生成 150ns PWM 死区时间，从而产生约 120ns (118ns) 的典型有效死区时间。这提供了足够的裕度来处理总体有效导通和关断延迟的变化。

可以使用 C10 (100pF) 和 C48 (100pF) 来实现具有 10ns 时间常数的较小 PWM 滤波器，但未使用该设计进行测试。具有 10ns 时间常数的较小 PWM 滤波器会将传播延迟 t_{D_IN(ON)} 降至约 4.7ns，并将 t_{D_IN(OFF)} 降至约 16ns，从而进一步缩短有效死区时间。

图 3-2 LMG3422R030 位于顶部和底部的半桥 V 相原理图