ZHCUBL0A December 2023 – August 2024 DS320PR410
表 2-7 展示了对电路板上所有器件产生影响的 DS320PR410-RSC-EVM 全局控制。
| 元件 | 名称 | 功能/描述 |
|---|---|---|
| J1 | 4x2 接头 | MODE 控制，连接至 EVM 上所有 8 个 DS320PR410 器件的 MODE 引脚 L0：所有器件都设置为引脚模式（默认） L1：所有器件都设置为 SMBus/I2C 主要模式（EEPROM 模式） L2：SMBus/IC 辅助模式 L3：保留 L4：保留 |
| J2 | 4x2 接头 | RX_DET 控制，连接至 EVM 上所有 8 个 DS320PR410 器件的 RX_DET 引脚 L0: 在所有器件上禁用 RX 检测状态机 L1：在所有器件上启用 RX 检测状态机（需要 3 次有效检测） L2：在所有器件上启用 RX 检测状态机（需要 2 次有效检测） L3：保留 L4：在所有器件上启用 RX 检测状态机（需要 1 次有效检测）- 默认 |
| J3 | 5x2 接头 | SMBus/I2C 接口。EVM 上的所有 8 个 DS320PR410 器件都位于同一条总线上，可以通过该接口访问它们。 |
| J4 | 3x2 接头 | PWDN 控制，连接至 EVM 上所有 8 个 DS320PR410 器件的 PD 引脚。使用 J4 控制 PWDN 时，请移除 J6 上的分流器。 PWDN 连接至 GND：启用所有器件（默认） PWDN 连接至 PERST_INV：所有器件 PD 引脚由反相 PCIe 复位 (PERST#) 控制 PWDN 连接至 3.3V_REG：禁用所有器件。 PWDN 悬空：使用 J6 将 PCIe 系统 PRSNT 信号连接至 PWDN 以进行 PWDN 控制（对于 PCIe 用例为可选） |
| J5 | 3x1 接头 | 板载 EEPROM 器件的 WP（写保护）引脚的访问点。 WP 连接至 GND：启用对 EEPROM 的 I2C 访问 WP 悬空：禁用对 EEPROM 的 I2C 访问（默认） |
| J6 | 2x1 接头 | 备用 PWDN 控制。使用 J6 控制 PWDN 时，请移除 J4 上的分流器。 PWDN 悬空：使用 J4 进行 PWDN 控制（默认） PWDN 连接至 PRSNT：PRSNT 信号对 PWDN 进行控制（对于 PCIe 用例为可选）。 |
| J7、J8、J9、J10 | 3x1 接头 | PCIe PRSNT 信号控制 连接 J7、J8、J9 和 J10 上的引脚 1-2：允许支持任何 PCIe 总线宽度（默认） 连接 J7 的引脚 2-3，使 J8、J9 和 J10 悬空：强制使用 x1 PCIe 总线宽度。 连接 J8 的引脚 2-3，使 J7、J9 和 J10 悬空：强制使用 x4 PCIe 总线宽度。 连接 J9 的引脚 2-3，使 J7、J8 和 J10 悬空：强制使用 x8 PCIe 总线宽度。 连接 J10 的引脚 2-3，使 J7、J8 和 J9 悬空：强制使用 x16 PCIe 总线宽度。 |
| J11 | 2x1 接头 | 板载稳压器输入。将 EVM 用作独立系统时，施加 12V 电压。如果将 EVM 插入系统，请勿通电，因为电源是通过金手指连接器 (CONN1) 提供的。 |
| J12 | 2x1 接头 | 接地参考的接入点。 |
| J13 | 2x1 接头 | 板载 3.3V 输出。 |
| J38 | 3x1 接头 | 选择 I2C 适配器以插入连接器 J3。 连接 TI USB2ANY 适配器的引脚 1-2 连接 Aardvark 适配器的引脚 2-3（默认） 为所选适配器选择适当的跳线位置以避免损坏 EVM。 |
| J41 | 3x1 接头 | READ_EN_N 选择 连接引脚 1-2 以将 READ_EN_N 连接到 3.3V 电压，从而禁用 EEPROM 读取 连接引脚 2-3 以将 READ_EN_N 连接到 GND，从而启动 EEPROM 读取（仅限 EEPROM 模式）- 默认 |
| J44 | 2x1 接头 | SMDAT 接头，用以将全局 SMBus 数据线（引脚 1）连接到本地 SMDAT/SDA（引脚 2）。移除分流器以断开全局 SMDAT 与本地 SMDAT/SDA 的连接。 |
| J45 | 2x1 接头 | SMCLK 接头，用以将全局 SMBus 时钟线（引脚 1）连接到本地 SMCLK/SCL（引脚 2）。移除分流器以断开全局 SMCLK 与本地 SMCLK/SCL 的连接。 |