完成软件设置和硬件设置后。请按照以下步骤在 ADC3910D125EVM 上进行捕获：

1. 将带通滤波 125MHz 时钟信号连接到 ADC。
2. 将带通滤波 10.097503662MHz 输入信号连接到任一 ADC 输入。
3. 启动 PowerShell 终端并将当前目录更改为 ADC3910D125EVM_API_Rev0.1 的位置。从 ADC3910D125EVM_API_Rev0.1 文件夹中，运行以下命令：pip install -r requirements.txt。
   1. 这会安装运行所提供软件文件所需的 python 软件包。
4. 在文本编辑器中启动 ADC3910D125EVM_API_Rev0.1 文件夹中的 tcl_client.tcl 文件，并将第 6 行中的路径更新为您的路径。
   图 4-1 需要在“tcl_client.tcl”中编辑的路径
5. 启动并运行软件套件中提供的 ADC3910D125EVM_API_Rev0.1.py 文件。
   1. 默认情况下，设置该文件是为了对 ADC 进行硬件和软件复位。
   2. ADC 处于默认的双通道、10 位、低延迟 DDR 接口模式。
   3. 可以探测 R67 以确认 DCLK 处于活动状态。
6. 启动 Vivado Lab 2023.2：
   1. 点击 Open Hardware Manager。
   2. 点击顶部绿色背景的 Open target。
   3. 点击弹出菜单中的 Auto Connect。
      1. 这会连接到 xc7a100t_0 FPGA。
   4. 右键点击 xc7a100t_0，然后在弹出菜单中选择 Program Device。
      图 4-2 编程 FPGA 菜单
   5. 在弹出菜单中点击 Bitstream file 行上的 ...，然后转到 ADC3910D125EVM_API_Rev0.1 文件夹中的 bitfiles 文件夹。选择 10b_DDR.bit 文件。
      图 4-3 用以对 FPGA 进行编程的 Bitfiles
   6. 点击 Program
      1. 现在有一个名为 hw_ila_1 的新窗口。
   7. 在 hw_ila_1 波形视图中，选择所有值并右键点击。在弹出菜单中，将鼠标悬停在 Radix 上，然后在下一个弹出菜单中选择 Signed Decimal。
      图 4-4 将 ILA 基数更改为有符号十进制
   8. 在 Tcl Console 命令行中，将当前目录更改为 ADC3910D125EVM_API_Rev0.1 文件夹的位置。
      图 4-5 更改 Vivado Lab 2023.2 中的当前目录
   1. 从 ADC3910D125EVM_API_Rev0.1 文件夹启动并运行 py_server.py。
      1. 运行该文件后，python 终端将输出 STARTING THE SERVER....。
   2. 启动 HSDC Pro，在第一个弹出菜单中点击 OK，然后在下一个弹出菜单中再次点击 OK。
   3. 在 Vivado™ Lab 2023.2 的 Tcl Console 中键入以下命令：source ./tcl_client.tcl
   4. 现在，py_server.py python 终端会显示 Input a command。
      1. 可用的命令为 Capture 和 Quit。
   5. 在 py_server.py python 终端中，键入 Capture（区分大小写）。
   6. 在 HSDC Pro 中，需要捕获输入信号的 FFT。