ZHCUBN5A August   2023  – November 2023 DAC81401

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   5
  6. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2软件
    1. 2.1 GUI 安装
    2. 2.2 软件说明
  8. 3硬件
    1. 3.1 电源要求
    2. 3.2 跳线信息
    3. 3.3 设置
    4. 3.4 接头信息
    5. 3.5 测试点
  9. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单 (BOM)
  10. 5合规信息
    1. 5.1 合规性和认证
  11. 6其他信息
    1. 6.1 商标
  12. 7修订历史记录

接头信息

此 EVM 还可通过接头 J12 提供对 DAC81401 数字引脚的访问。表 3-3 列出了 J12 引脚定义。

表 3-3 DAC81401EVM 接头 J12 引脚定义
引脚编号 信号 说明
1

FAULT

DAC81401 FAULT 输出
3

SYNC

DAC81401 芯片选择输入
5

SDO

DAC81401 串行数据输出

7

SDI

DAC81401 串行数据输入

9

SCLK

串行时钟输入

2、4、6、8、10

GND

接地

如果通过打开 J22 跳线使 FTDI 控制器与 DAC 断开连接,J12 上的引脚可根据 SPI 命令从外部控制 DAC81401。