ZHCUBQ8A January 2024 – February 2024
2.7 时钟树
PHI 控制器板的板载 PLL 为 ADS1278 EVM 提供默认时钟。该时钟可以使用 GUI 的 Clock Settings 对话框来配置为任意频率，具体如节 4.3 中所述。ADS1278 EVM 还可配置为使用板载硬件振荡器或外部时钟。图 3-8 显示了 ADS1278 EVM 的不同板载时钟选项。
图 2-8 时钟源电路当跳线 JP2 处于默认位置 (1-2) 时，ADS1278 上的 CLK 引脚路由到 PHI 时钟输出。如果 ADS1278 EVM 与板载时钟选项一起使用，请将跳线 JP2 上的分流器更改为位置 2-3。将跳线 JP1 移到位置 1-2 可禁用 ADS1278 EVM 上的本地 27MHz 振荡器 (Y1)，从而允许在 SMA 连接器 (J7) 上提供外部时钟。
要使用外部时钟源，请使用振幅等于 IOVDD (3.3V) 且频率在 ADS1278 指定范围内的 CMOS 方波信号。此外，必须将适当的时钟频率编程到 GUI 的 Clock Settings 对话框中，以验证通信速度是否正确。
注： 向 PHI 控制器的板载 PLL 重复写入相同的频率有时会导致 PLL 卡在 该频率。为了防止发生这种情况，GUI 软件会阻止将相同频率重复写入 PLL。然而，PLL 的频率分辨率有限，如果输入的频率被强制为相同的频率，则重复写入不同频率可能会导致 PLL 卡住。如果发生这种情况，请断开并重新连接 GUI 以复位 PLL。