DIR（适用于 8 通道版本）和 OE 引脚是器件的输入，绝不能悬空。CMOS 输入必须保持在已知状态（V_CC 或接地），以验证器件正常运行。请参阅《慢速或浮点 CMOS 输入的影响》 (SCBA004)。该 EVM 的 DIR 引脚的默认状态是使用 10kΩ 上拉电阻以 V_CCA 为基准，而 OE 引脚通过 10kΩ 下拉电阻拉至 GND 以进行 A 至 B 转换。

该 EVM 可灵活为 IO 和控制引脚选择上拉电阻（A 侧为 RUA，B 侧为 RUB，方向引脚为 RU_DIR，OE 引脚为 RU_OE）和下拉电阻（A 侧为 RDA，B 侧为 RDB，方向引脚为 RDA_DIR，OE 引脚为 RD_OE），可选择使用上拉电阻将输入和输出连接到 V_CC，使用下拉电阻接地，或通过接头引脚上的跳线直接连接到 GND。

输入和输出还可以选择将电容器连接到输出。例如，从 B 转换为 A 时，A 侧的 CLA，或从 A 转换为 B 时，A 侧的 CLB。请注意，输入 A1、A2、A5、A6（对于 TXV0106-EVM）和 A2-A7（对于 TXV0108-EVM）填充了 RDA1、2、5、6 (TXV0106-EVM) 和 RDA_2 至 RDA_7 (TXV0108-EVM)，默认情况下具有 1MΩ 下拉电阻作为未使用的引脚。使用相应 IO 时，请移除填充的下拉电阻。

请注意，这些 EVM 没有预填充 IO 电容器。

表 3-4 列出了填充的上拉和下拉电阻。