ZHCUBS0 December   2023 TPS56837H

 

  1.   1
  2.   说明
  3.   特性
  4.   应用
  5.   5
  6. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  7. 2硬件
    1. 2.1 更改
      1. 2.1.1 输出电压设定点
      2. 2.1.2 模式选择
      3. 2.1.3 可调节 UVLO
  8. 3实现结果
    1. 3.1 测试设置和结果
      1. 3.1.1 输入/输出连接
      2. 3.1.2 启动步骤
      3. 3.1.3 输出电压纹波
      4. 3.1.4 启动
      5. 3.1.5 关断
  9. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单
  10. 5其他信息
    1.     商标
  11. 6参考文献

PCB 布局

本节提供了 TPS56837HEVM 的说明、电路板布局布线和分层图解。

电路板图像如图 4-2图 4-3 所示。电路板布局布线如图 4-4图 4-8 所示。顶层包含 VIN、VOUT 和接地端的主要电源布线。另外,顶层还有 TPS56837H 引脚的接线和一大块电源地 (PGND) 区域。大多数信号布线也位于顶部。输入去耦电容器 C1、C2 和 C3 应尽可能靠近 IC 放置。输入和输出连接器、测试点和所有元件都位于顶部。中间层 1、中间层 2 和底层主要是 PGND 层。中间层 1 上提供模拟地 (AGND) 区域。图 4-6 显示中间层 1 上的单个点处连接了 AGND 和 PGND。底层包含输出电压反馈布线、EN 控制的 VIN 引脚连接以及测试点连接。

GUID-20231206-SS0I-JBBG-0P3Z-XZ3NRGLBRL0M-low.svg图 4-2 TPS56837HEVM 正面图
GUID-20221206-SS0I-Z1L4-SHGG-SFXFMCGPWFLQ-low.svg图 4-4 顶层装配图
GUID-20221206-SS0I-2CJV-BKLT-KJF2J8HXRKDC-low.svg图 4-6 中间层 1
GUID-20221206-SS0I-RV4J-KCMQ-QMSCNKP1F9R2-low.svg图 4-8 底层
GUID-20231206-SS0I-PTPF-M6ZK-R1RPDFH85QBN-low.svg图 4-3 TPS56837HEVM 背面图
GUID-20221206-SS0I-GBVP-QDF0-LVP4G9QMT3HP-low.svg图 4-5 顶层
GUID-20221206-SS0I-FW3W-ZTMS-6QHXL3CPCBRX-low.svg图 4-7 中间层 2