ADS9227EVM 通过以下选项来为 ADS9227 提供转换时钟：来自 TSWDC155EVM 的 CMOS 时钟、来自外部源的 CMOS 时钟以及来自外部源的 LVDS 时钟。表 3-2 和图 3-7 概述了 EVM 上可用的 ADS9227 采样时钟选项。默认情况下，TSWDC155EVM（单独出售）上的 FPGA 控制器提供一个单端 CMOS 时钟，该时钟可通过将 JP6 配置为 [2-3] 位置来直接连接到 ADS9227 上的 SMPL_CLKP 引脚。通过在 JP7 上安装分流器，将 SMPL_CLKM 连接到 GND。最后，在 JP5 上的 [2-3] 位置安装跳线，从 FPGA 控制器提供 SMPL_SYNC 输入，用于在数据采集开始时同步 ADS9227上的内部均值滤波器。用户可利用这个默认配置从 EVM GUI 中列出的选项中选择时钟频率。

使用外部 CMOS 时钟时，将 JP6 移动到 [1-2] 位置，在 JP4 上安装分流器，并将外部时钟源连接到 SMA 连接 J6。要使用 LVDS 时钟，请从 JP4 上移除跳线，并在 R26 的空间上安装一个 100Ω 电阻器。确保任何外部时钟源都具有低抖动，从而更大限度地提高 ADS9227 的性能。

图 2-7 采样时钟选择