ZHCUBU5 March   2024 LMR43606-Q1

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 简介
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 设置
      1. 2.1.1 测试点
      2. 2.1.2 跳线
  9. 3测试结果
    1. 3.1 LMR43606MQ3EVM-2M 测试结果
      1. 3.1.1 效率、负载调整率和热像图
      2. 3.1.2 负载瞬态
      3. 3.1.3 输出纹波
      4. 3.1.4 传导 EMI
  10. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单
  11. 5其他信息
    1. 5.1 商标

跳线

有关跳线的位置,请参阅图 3-2

  • JEN - 此跳线可用于将 ENABLE 输入连接到 GND 以禁用 IC。默认情况下,此跳线保持开路,因为有一个连接到 VIN 的上拉电阻 R2 (RENT) 可启用 IC。
  • JPGOOD - 可使用此跳线选择如何连接 PGOOD 引脚。可使用跳线连接引脚 2 和 3。在此配置下,PGOOD 引脚通过值为 100kΩ 的 R7 (RPGOOD) 上拉至 VOUT。在引脚 1 和 2 之间连接跳线时,PGOOD 引脚会通过值为 100kΩ 的 R7 (RPGOOD) 上拉至 VCC。默认情况下不安装此跳线。
  • JMODE/SYNC - 可使用此跳线在 MODE/SYNC 修整器件中选择运行模式。
    在引脚 1 和引脚 2 之间连接跳线可将 IC 运行设置为 PFM(脉冲频率调制)模式,以在轻负载条件下实现更高效率。引脚 2 和引脚 3 之间的跳线可使 IC 以 FPWM(强制脉宽调制)模式运行。默认情况下,跳线连接在引脚 1 和引脚 2 之间。引脚 1 由 PCB 上的点标记。
GUID-20200903-CA0I-TKJN-BX8G-DPG60DVHJFTM-low.gif图 2-2 跳线位置