用户可根据以下说明更改 ROM 中用于 TPG 选择的默认图形。

1. 转至目录 C:\Texas Instruments\DLPC964-Apps\docs\patterns，验证用户是否安装了 Python 2.6 或更高版本。
2. 打开 binary_to_coe.py 文件并通读顶部注释信息。DLPC964 Apps 中使用的图形是使用此脚本生成的。查看靠近脚本顶部的 bit_fnames 列表。
   
3. 用户可以创建一个新的 .txt 文件，并替换 bit_fnames 列表的其中一个名称。
   注： 如果有任何图形被指定为 RTL 定义的图形，则无法将这些图形更改为其他图形，因为这些图形不是从 ROM 中读取的。
   1. 有关为 python 脚本创建 .txt 文件的说明：
      1. 此文本文件必须有 1024 列和 136 行。
      2. 此文本文件中的每个字符必须为“1”或“0”。
      3. 确保此文本文件与 python 脚本位于同一目录中。
4. 以新的文本文件名更新 bit_fnames 后，运行 python 脚本。此时会创建一个名为 bpg_patterns.coe 的文件。
5. 打开 Vivado 工程（方法是将已存档的工程解压缩到 build\project 目录中，或运行 run.tcl 脚本）。
   注： 解压缩工程的速度更快，但如果需要有关运行方法的说明，可以查看 run.tcl 脚本中提供的这些说明。
   
6. 打开工程后，在“Project Manager”窗口中找到标记为 IP 源的选项卡并进行点击。
   
7. 右键点击 pgen_spbrom_v3 并选择“Re-customize IP”。
   
8. IP 配置工具打开后，转到“Options”选项卡，用户将看到 Memory Initialization 部分。
   
9. 点击 Browse，然后导航到步骤 4 中通过 python 脚本创建的 bpg_patterns.coe 文件的位置。假设没有错误，点击 OK。在下一个窗口中，点击 Generate。
10. 用户现在已对 DLPC964 Apps FPGA 中的 ROM 进行重新编程。现在，重新构建工程。
11. Xilinx 完全生成输出米6体育平台手机版_好二三四后，点击 Flow Navigator 左侧的 Generate Bitstream。在出现任何提示时点击 OK，一旦 Vivado 完成，就可以在 project_1\project_1.runs\impl_1\ 目录中找到位流。