ZHCUBX0A April 2024 – September 2024 TMS320F28P550SJ , TMS320F28P559SJ-Q1
F28003x 和 F28P55x 器件的 PLL 块相同,不过 F28P55x 的最大 PLL 原始时钟更高,以满足 F28P55x 的 SYSCLK 频率要求。表 3-4 列出了两种器件的 PLL 特性以供比较。有关更多信息,请参阅 TMS320F28P55x 微控制器技术参考手册。
特性 | F28003x | F28P55x |
---|---|---|
最大 CPU 时钟 | 120MHz | 150MHz |
VCO 范围 | 220MHz - 600MHz | 220MHz - 600MHz |
PLL 原始时钟范围 | 6MHz - 240MHz | 6MHz - 300MHz |
X1 输入范围(PLL 启用) | 2MHz - 25MHz | 2MHz - 25MHz |
REFCLK 分频器 | 是 [1..32] | 是 [1..32] |
PLL 滑动检测 | 否(使用 DCC) | 否(使用 DCC) |
分数 PLL 倍频器 | 否 | 否 |